10 нм техпроцесс – Будущее развитие технологий процессоров, техпроцесс 1нм и мультиполигональные гетероструктуры — Stevsky.ru

Эра 10-нм чипов — кто разрабатывает такие процессоры и что ждет индустрию в будущем

Производители полупроводниковых устройств успешно освоили 10-нм техпроцесс. В статье рассказываем, кто выпускает микросхемы на его основе и когда ждать 5- и 3-нм технологии.

Фото — Santi — CC BY-SA

Кто внедрил 10-нм

На протяжении нескольких лет Intel откладывали полномасштабное производство микросхем по 10-нм техпроцессу. Среди причин эксперты называли трудности с технологией multi-patterning, повышающей плотность транзисторов, и низкий выход качественных процессоров. Но в октябре этого года компания объявила, что ей удалось наладить стабильное производство чипов на новом техпроцессе.

Пока выпускаются лишь CPU для персональных компьютеров на архитектуре Ice Lake. Но компания обещает поставить Xeon (Ice Lake-SP) для дата-центров во второй половине 2020 года.

Аналогичные устройства выпускает AMD в партнерстве с тайваньской TSMC. В конце прошлого года они представили чип, выполненный по усовершенствованному 7-нанометровому техпроцессу. По физическим параметрам (из-за различных методик оценки) он напоминает 10-нм от Intel.

На основе нового техпроцесса построена линейка серверных процессоров AMD — EPYC. Продажи устройств AMD EPYC 7002 на архитектуре Zen 2 стартовали в конце лета. В своих дата-центрах чипы разместили такие компании, как Google и Twitter. Девайсы должны снизить энергопотребление серверов и на четверть сократить TCO. Также с новыми CPU уже работает разработчик суперкомпьютеров Cray. Устройства внедрили в вычислительную систему для команды «Ф1» — Haas.

Курс на дальнейшую миниатюризацию

В 2021 году Intel планирует перейти на 7-нм техпроцесс на основе EUV. Это — фотолитография в «жестком» ультрафиолете. Что интересно, первым продуктом, построенным на новом техпроцессе, станет не процессор, а графическая карта для дата-центров, суперкомпьютеров и других HPC-систем.

Также в Intel работают над 5-нанометровой технологией, но сроки завершения проекта неизвестны.

Работу над 5-нм ведут в TSMC — компания начала приготовления еще в июне прошлого года, вложив в разработку 25 млрд долларов. Часть средств направили на строительство фабрики в Тайване. Производство чипов запустят во втором квартале 2020-го.

В начале этого года о готовности выпускать мобильные процессоры по 5-нм технологии заявили в Samsung. Компания уже оборудовала производственную линию, строит специальный завод и даже принимает заказы на тестовые партии микросхем. Однако дата полноценного релиза пока неизвестна.

За пределами 5-нм

TSMC готовит запуск 5-нм техпроцесса и разрабатывает 3- и даже 2-нанометровые технологии. Компания оценила все возможные виды структур транзисторов и возводит фабрику (тоже в Тайване). К выпуску продукции предприятие приступит в конце 2022 года или начале 2023 года.

Фото — Enrique Jiménez — CC BY-SA

Изготовление 3-нм чипов планирует начать и Samsung — его должны запустить в 2021-м. Специалисты организации используют технологию GAAFET (Gate-All-Around Field-Effect Transistors), которая снижает потери напряжения, увеличивая энергоэффективность транзистора.

В гонке за миниатюризацией участвуют и исследовательские институты. Например, в прошлом году специалисты из центра Imec в партнерстве с компанией Cadence Design Systems уже разработали тестовые образцы микропроцессоров по 3-нм технологии.

Лидеры индустрии отмечают, что затраты на освоение новых технологий будут большими, а перейти на новые техпроцессы смогут только крупные компании, которые «отобьют» их благодаря широкому ассортименту продукции. В свою очередь, для преодоления технологических трудностей в процессе непосредственного производства отрасли понадобятся альтернативные решения. Поэтому в будущем можно ожидать появления кардинально новых процессорных технологий.


На нашем сайте мы рассказываем, как организована облачная инфраструктура 1cloud.ru, и на каком оборудовании она построена.


Железо облака 1cloud.ru расположено в четырёх географически распределенных дата-центрах и имеет два уровня производительности.


habr.com

переход на техпроцессы 10, 7, 6 и 5 нм / Habr

Полупроводниковая фабрика Samsung в Остине (США)

Переход с 14 нм на 10 нм станет крупнейшим технологическим скачком в плотности транзисторов за всю историю. Плотность увеличивается сразу в 2,7 раза. Таким образом, закон Мура продолжит своё действие на ближайшие годы. Издание AnandTech собрало воедино информацию о планах различных компаний по строительству заводов нового поколения с техпроцессами 10, 7, 6 и 5 нм.

Нужно предварительно заметить, что измерение плотности транзисторов по размеру одного транзистора — не совсем корректная метрика. Например, компания Intel подсчитала, что в её 14 нм помещается на 23% больше транзисторов, чем в 14 нм у «других компаний». Такая разница образуется из-за меньшей высоты логической ячейки, меньшего расстояния между затворами и меньшего шага ребра (см. таблицу).

Например, шаг затвора (gate pitch, расстояние между затворами соседних транзисторов, включая ширину самих затворов) у Intel кардинально меньше, чем у других производителей. На 22-нанометровом техпроцессе оно было примерно таким же, как у конкурентов сейчас на 14/16 нм.

По шагу межсоединения (interconnect pitch, минимальное расстояние между слоями внутрисхемных соединений) у Intel нет такого кардинального преимущества, но всё равно конкуренты ещё не приблизились к показателю, которого Intel достигла уже на 14 нм.

Таким образом, «другие фабрики» достигнут «интеловской» плотности транизисторов с опозданием на три года: для этого им нужно внедрить техпроцесс 10 нм, чтобы сравняться с 14 нм у Intel, а сам лидер затем уйдёт далеко вперёд. По крайней мере, такие планы у самой Intel.

Интересно ещё и то, что нынешняя многократно усовершенствованная технология 14 нм++ третьего поколения у Intel будет лучше, чем первые образцы микросхем на 10 нм. Компания сама признаётся в этом. Ничего не поделаешь — новые технологии ещё нужно обкатать и проверить. То есть фактическое улучшение технологии 14 нм++ мы можем ждать где-то в районе 2020 года, и надеяться тут можно только на Intel, потому что конкуренты технологически отстают, несмотря на заявленные планы 10 и 7 нм (опять же, повторим, это со слов Intel, а каково на самом деле технологическое отставание конкурентов и существует ли оно — неизвестно).

В самом деле, было бы корректнее считать плотность транзисторов по факту: делить площадь микросхемы на количество транзисторов. Но как это сделать, если сами фабрики пока ещё не начали работать. Анализируя планы компаний, можно только сравнивать между собой сроки строительства, приравнивая одинаковую норму техпроцесса у одной компании с таким же параметром у другой: 14 нм к 14 нм, 10 нм к 10 нм и т. д.

Издание AnandTech собрало информацию ото всех крупных игроков полупроводниковой промышленности, которые планируют вложиться в модернизацию производства и строительство новых фабрик. Это компании GlobalFoundries (США), Intel (США), Samsung (Южная Корея), Semiconductor Manufacturing International Corporation (SMIC, Китай), Taiwan Semiconductor Manufacturing Company (TSMC, Тайвань) и United Microelectronics (UMC, Тайвань). Их планы на ближайшие годы можно суммировать в следующей таблице.

Как видно из таблицы, GlobalFoundries на ближайший год продолжит производство по техпроцессу 14LPP, но уже в конце 2018 года собирается начать массовое производство чипов 7 нм. Начало массового производство и начало продаж готовых изделий — не одно и то же. Эти два события могут разделять 4-7 месяцев. Сначала GlobalFoundries намерена использовать традиционную литографию глубоким ультрафиолетом (Deep Ultra Violet, DUV), где используются источники света с длиной волны 193 нм, а затем перейдёт на улучшенную технологию EUV (Extreme Ultra Violet) с длиной волны примерно в 20 раз меньше. В таких масштабах длина волны равняется примерно нескольким десяткам атомов, так что EUV открывает принципиально новые возможности в полупроводниковой промышленности.

Intel начнёт выпуск чипов 10 нм для мобильных устройств уже в этом году, хотя процессоры для настольных компьютеров пока останутся на 14 нм. В конце года планируется наладить производство по третьему поколению 14 нм++. Компания Intel — одна из первых, кто инвестировал в изучение EUV, но она пока не делает конкретных заявлений об использовании этой технологии. Подразумевается, что Intel не будет использовать EUV вплоть до 5 нм.

TSMC после внедрения 10 нм планирует быстро перейти на 7 нм, а Samsung, наоборот, собирается выпускать микросхемы 10 нм до 2019 года. Плотность размещения транзисторов зависит не только от их размеров, но и от совершенства технологии. Вероятно, 10 нм от Samsung обеспечат примерно такую же плотность, как 7 нм от TSMC. Здесь та же ситуация, как с технологическим превосходством Intel.

Samsung планирует внедрить литографию нового поколения EUV в 2019-2020 гг для выпуска транзисторов типа CLN7FF+.

Эксперименты c EUV ведут многие, но никто до сих пор точно не знает, удастся ли оседлать эту продвинутую технологию. Все планы компаний относительно EUV в таблице пока можно расценивать скорее как «желания».

habr.com

Процессоры Intel Lakefield смогут выпускаться по 10-нм технологии следующего поколения

В последнее время складывалось впечатление, что корпорация Intel немного путается в нумерации поколений своего 10-нм техпроцесса. После знакомства с новым слайдом из презентации ASML становится понятно, что Intel не забывает о своих 10-нм первенцах, хотя и не делает на них ставку в коммерческом плане. Уже сейчас на рынке присутствуют ноутбуки на базе 10-нм процессоров Ice Lake, а в начале следующего года будут выпущены некие клиентские продукты, относящиеся к следующему поколению 10-нм технологии.

Источник изображения: Intel

Источник изображения: Intel

Отследить эволюцию классификации поколений 10-нм техпроцесса в интерпретации Intel достаточно просто. Майское мероприятие для инвесторов перечисляло три традиционных поколения: первое было привязано к 2019 году, второе носило обозначение «10 нм+» и было привязано к 2020 году, а третье фигурировало под обозначением «10 нм++», ассоциируясь с 2021 годом. На конференции UBS отвечающий в Intel за технологии и системную архитектуру Венката Рендучинтала (Venkata Renduchintala) пояснил, что даже после выхода первых 7-нм продуктов продолжит совершенствоваться 10-нм техпроцесс, и это вполне адекватно иллюстрируется слайдом из майской презентации.

Источник изображения: WikiChip Fuse

Источник изображения: WikiChip Fuse

На этой неделе внимание общественности привлёк другой слайд, который на конференции IEDM продемонстрировали представители ASML — компании из Нидерландов, выпускающей литографическое оборудование. От лица Intel этот партнёр процессорного гиганта брался обещать, что теперь переход на очередную ступень техпроцесса будет осуществляться раз в два года, и к 2029 году компания освоит 1,4-нм технологию.

Источник изображения: WikiChip Fuse

Источник изображения: WikiChip Fuse

Представители сайта WikiChip Fuse получили «заготовку» для этого слайда, на которой развитие 10-нм технологии описывалось иной последовательностью: от одного «плюса» в 2019 году к двум «плюсам» в 2020 году, и далее — три «плюса» в 2021 году. Куда делось дебютное поколение 10-нм техпроцесса, по которому Intel малыми партиями выпускала мобильные процессоры семейства Cannon Lake? Компания не забыла о нём, просто шкала времени на слайде не захватывает 2018 год, когда началось производство самых первых серийных 10-нм продуктов Intel.

Анонс процессоров Lakefield не за горами

Не забывает о такой последовательности и Венката Рендучинтала. По его словам, в начале следующего года на клиентский сегмент рынка выйдет первый продукт поколения «10-нм++». Наименование этого продукта не раскрывается, но если напрячь память, то можно установить соответствие с ранее озвученными планами Intel. Компания обещала, что вслед за мобильными процессорами Ice Lake появятся мобильные процессоры Lakefield, которые будут иметь сложную пространственную компоновку Foveros, в их составе как раз и будут использоваться 10-нм кристаллы с вычислительными ядрами. Четыре компактных ядра с архитектурой Tremont будут соседствовать с одним производительным ядром с микроархитектурой Sunny Cove, рядом расположится и графическая подсистема Gen11 с 64 исполнительными блоками.

Теперь мы можем утверждать, что процессоры Lakefield станут первенцами нового поколения 10-нм техпроцесса. Помимо прочего, они будут применяться компанией Microsoft в своих мобильных устройствах семейства Surface Neo. К концу следующего года обещаны мобильные процессоры Tiger Lake, которые тоже будут использовать версию техпроцесса «10 нм++». Если вернуться к классификации поколений 10-нм техпроцесса, то глава Intel Роберт Свон (Robert Swan) на недавней конференции Credit Suisse постоянно называл мобильные процессоры Ice Lake первым поколением 10-нм продуктов, словно забывая о Cannon Lake, которые вышли во втором квартале прошлого года. По сути, в этом толковании эволюционного пути 10-нм продуктов разногласия есть и среди высшего руководства Intel.

Источник изображения: Intel

Источник изображения: Intel

Венката Рендучинтала проявил свою приверженность к «альтернативной нумерации с тремя плюсами» в ещё одной оговорке. Он заявил, что проблемы с освоением 10-нм технологии сдвинули сроки появления соответствующих продуктов на два года от первоначально запланированных. В 2013 году ожидалось, что первые 10-нм продукты появятся в 2016 году. Фактически, они были представлены в 2018 году, что соответствует задержке на два года. В современных презентациях Intel чаще говорится о появлении первых 10-нм продуктов в 2019 году, под ними подразумеваются мобильные процессоры Ice Lake, а не Cannon Lake.

На пути к 10 нм: сложности только закаляют

Доктор Рендучинтала подчеркнул, что компания не дрогнула, столкнувшись с трудностями при освоении 10-нм технологии, и коэффициент увеличения плотности размещения транзисторов остался прежним — на уровне 2,7. На освоение 10-нм технологии ушло больше времени, чем планировалось, но технические параметры самого техпроцесса удалось выдержать без изменений. Intel не готова отказаться от использования 10-нм технологии и сразу перейти на 7-нм техпроцесс. Обе ступени литографии будут присутствовать на рынке одновременно на протяжении какого-то периода.

Серверные процессоры Ice Lake будут представлены во второй половине следующего года. По словам Рендучинталы, они выйдут ближе к концу 2020 года. Их появлению будет предшествовать анонс 14-нм процессоров Cooper Lake, которые предложат до 56 ядер и поддержку новых наборов команд. Как поясняет представитель Intel, в своё время при проектировании первых 10-нм продуктов выяснилось, что предлагаемые технологические новшества не могут уживаться без проблем, хотя их внедрение казалось простым при изучении каждого фактора в отдельности. Возникшие практические сложности и отсрочили появление 10-нм продуктов Intel.

Зато теперь при проектировании новых продуктов геометрическое масштабирование будет принесено в жертву предсказуемости сроков внедрения. Intel обязуется осваивать новые техпроцессы раз в два или два с половиной года. Например, в 2023 году появятся первые 5-нм продукты, которые будут выпускаться с использованием EUV-литографии второго поколения. Повышение частоты смены техпроцессов на уровне капитальных затрат будет компенсироваться возможностью повторного использования оборудования, ведь после освоения EUV-литографии в рамках 7-нм техпроцесса дальнейшее внедрение этой технологии будет требовать меньших усилий.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

3dnews.ru

7-нм техпроцесс помог, но AMD снова проигрывает Intel по площади ядра

Увеличение плотности размещения транзисторов было одним из основополагающих условий развития микроэлектроники на протяжении нескольких десятилетий. Оно даже легло в основу эмпирического правила, сформулированного сооснователем Intel Гордоном Муром (Gordon Moore), которое впоследствии окрестили «законом Мура». Долгое время для корпорации Intel следование этому правилу было делом чести, и производитель процессоров старался, чтобы каждые полтора–два года плотность размещения транзисторов на единице площади кристалла удваивалась. До недавнего времени удавалось добиваться этого за счёт перехода на более «тонкие» литографические нормы, но на 10-нм техпроцессе Intel неожиданно споткнулась, изначально поставив слишком амбициозные цели в техническом задании.

Компании AMD, которая уже десять лет прекрасно себя чувствует без собственных производственных мощностей, удалось вовремя скооперироваться с TSMC при освоении 7-нм технологии, поскольку и главный конкурент по этому показателю от неё отставал, и один из главных партнёров в лице GlobalFoundries в итоге подвёл, отказавшись от освоения 7-нм технологии. Так или иначе, выпуск 7-нм продуктов AMD начался ещё в прошлом году, когда появились ускорители вычислений Radeon Instinct на базе 7-нм версии Vega, а на этой неделе компания подтвердила намерения вывести на рынок в третьем квартале 7-нм настольные процессоры Ryzen 3000, 7-нм серверные процессоры EPYC и 7-нм игровые продукты в семействе видеокарт Radeon RX 5700.

Мал золотник, да дёшев?

Первая фаза дебюта 7-нм процессоров Matisse на открытии Computex 2019 позволила оценить ещё один важный параметр — приблизительную площадь кристалла с вычислительными ядрами, которые теперь расположились на отдельном 7-нм «чиплете». Каждый такой кристалл содержит по восемь вычислительных ядер с 512 Кбайт кеша второго уровня на ядро и 32 Мбайт кеша третьего уровня, который доступен всем восьми ядрам. Контроллер памяти переехал на отдельный 14-нм «чиплет», поэтому удвоение объёма кеша третьего уровня по сравнению с 12-нм процессорами с архитектурой Zen+ призвано компенсировать увеличение задержек из-за таких изменений в компоновке.

Источник изображения: AMD

Источник изображения: AMD

Строго говоря, 7-нм «чиплеты» AMD демонстрировала несколько месяцев назад в составе серверных процессоров Rome. Именно тогда некоторым энтузиастам по фотографиям с высоким разрешением удалось определить, что площадь одного кристалла Zen 2 с восемью вычислительными ядрами не превышает 70–78 мм2. Столь компактные размеры кристалла должны позволить AMD добиться не только высокого уровня выхода годной продукции, но и снизить себестоимость изготовления единицы продукции.

Intel и 10-нм техпроцесс: второй блин не комом?

Фотографии процессоров Intel Ice Lake-U и Ice Lake-Y, которые выпускаются компанией самостоятельно по второму поколению 10-нм технологии, появились после их демонстрации на Computex 2019. Кроме того, в официальном комплекте фотографий, который компания распространила ещё до выступления Грегори Брайанта (Gregory Bryant), присутствовали изображения кремниевой пластины с 10-нм кристаллами Ice Lake. Это позволило некоторым специалистам по «камеральным исследованиям» приблизительно вычислить площадь кристалла Ice Lake.

Источник изображения: Legit Reviews

Источник изображения: Legit Reviews

Следует определиться, что мобильные процессоры Ice Lake-U (на фото справа) и Ice Lake-Y (на фото слева) имеют двухкристальную компоновку — рядом с 10-нм кристаллом, который содержит четыре вычислительных ядра, кеш третьего уровня, контроллеры памяти, дисплея и Thunderbolt 3, а также встроенную графику Gen 11, расположился 14-нм кристалл с логикой ввода-вывода, который можно условно назвать «чипсетом». Вычислительные ядра содержатся в более крупном 10-нм кристалле, чья форма ближе к квадратной.

Лучше один раз увидеть, чем семь раз отмерить

Исследователи фотографий определили по изображениям кремниевых пластин, что приблизительная площадь 10-нм кристалла Ice Lake составляет 130 мм2. Из них на четырёхъядерный комплекс приходятся 31,34 мм2. По сравнению с 14-нм процессорами Coffee Lake вычислительные ядра Ice Lake меньше примерно на 34 %.

Источник изображения: Intel

Источник изображения: Intel

У Intel на одном 10-нм кристалле, таким образом, расположились по четыре ядра и 8 Мбайт кеша третьего уровня. У AMD на одном 7-нм кристалле разместились восемь ядер и 32 Мбайт кеша третьего уровня. Если привести площади кристаллов обоих производителей к удобной для сравнения четырёхъядерной компоновке, то у AMD выйдет около 35–39 мм2, а Intel предложит вдвое меньший объём кеша третьего уровня при площади 31,34 мм2. Другими словами, даже 10-нм технология позволяет Intel сделать свои ядра более компактными, хотя чисто по площади кристаллов выигрыш оказывается на стороне AMD: 70–78 мм2 против 130 мм2. Правда, следует учитывать, что у Intel на этом кристалле ещё присутствует и графическая подсистема, которая занимает около 40,6 мм2, но если бы у Intel было восемь вычислительных ядер на кристалле, то он всё равно оказался бы чуть крупнее «чиплета» AMD — около 89 мм2.

Источник изображения: Intel

Источник изображения: Intel

В настольном сегменте Intel ещё долго будет использовать 14-нм техпроцесс, и об этом тоже нужно помнить при попытках оценить преимущество по площади кристаллов. Настольные процессоры Intel продолжают использовать монолитный кристалл, хотя в ближайшие годы всё может измениться. В этом отношении пока преимущество на стороне AMD, но и специфики экономических отношений этой компании с TSMC мы тоже не знаем. На себестоимость 7-нм процессоров AMD сейчас может влиять и уровень выхода годной продукции, и необходимость возмещать средства, потраченные на его освоение, а каждая новая ступень литографии в этом смысле выходит дороже предшественницы. Конечно, TSMC и другие контрактные производители стараются увеличивать сроки окупаемости новых техпроцессов, но зрелый 14-нм техпроцесс Intel себя наверняка давно уже окупил.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

3dnews.ru

где на самом деле 7 нанометров в технологии 7 нм? / Habr

Современные микроэлектронные технологии — как «Десять негритят». Стоимость разработки и оборудования так велика, что с каждым новым шагом вперёд кто-то отваливается. После новости об отказе GlobalFoundries от разработки 7 нм их осталось трое: TSMC, Intel и Samsung. А что такое, собственно “проектные нормы” и где там тот самый заветный размер 7 нм? И есть ли он там вообще?
Рисунок 1. Транзистор Fairchild FI-100, 1964 год.

Самые первые серийные МОП-транзисторы вышли на рынок в 1964 году и, как могут увидеть из рисунка искушенные читатели, они почти ничем не отличались от более-менее современных — кроме размера (посмотрите на проволоку для масштаба).

Зачем уменьшать размер транзисторов? Самый очевидный ответ на этот вопрос носит название закона Мура и гласит, что каждые два года количество транзисторов на кристалле должно увеличиваться вдвое, а значит линейные размеры транзисторов должны уменьшаться в корень из двух раз. «Должно» — согласно наблюдениям Гордона Мура (и некоторых других инженеров) в семидесятых. Из закона Мура следует много других факторов, составляющих дорожную карту микроэлектроники ITRS. Наиболее простая и грубая формулировка методов реализации закона Мура (также известная как закон миниатюризации Деннарда) — рост числа транзисторов на чипе не должен приводить к росту плотности потребляемой мощности, то есть с уменьшением размеров транзисторов должны пропорционально уменьшаться напряжение питания и рабочий ток.

Ток через МОП-транзистор пропорционален отношению его ширины к длине, а значит мы можем сохранять один и тот же ток, пропорционально уменьшая оба этих параметра. Более того, уменьшая размеры транзистора, мы уменьшаем еще и емкость затвора (пропорциональную произведению длины и ширины канала), делая схему еще быстрее. В общем, в цифровой схеме нет практически никаких причин делать транзисторы больше, чем минимально допустимый размер. Дальше начинаются нюансы насчет того, что в логике p-канальные транзисторы обычно несколько шире n-канальных, чтобы скомпенсировать разницу в подвижности носителей заряда, а в памяти наоборот, n-канальные транзисторы шире, чтобы память нормально записывалась через некомплементарный ключ, но это действительно нюансы, а глобально — чем меньше размеры транзистора — тем лучше для цифровых схем.

Именно поэтому длина канала всегда была самым маленьким размером в топологии микросхемы, и самым логичным обозначением проектных норм.

Здесь надо заметить, что вышеописанные рассуждения про размер не справедливы для аналоговых схем. Например, прямо сейчас на втором мониторе моего компьютера — согласованная пара транзисторов по 150 нм технологии, по 32 куска размером 8/1 мкм каждый. Так делается для того, чтобы обеспечить идентичность этих двух транзисторов, несмотря на технологический разброс параметров. Площадь при этом имеет второстепенное значение.

У технологов и топологов существует так называемая лямбда-система типовых размеров топологии. Она очень удобна для изучения проектирования (и была придумана в университете Беркли, если я не ошибаюсь) и переноса дизайнов с фабрики на фабрику. Фактически, это обобщение типичных размеров и технологических ограничений, но немного загрубленное, чтобы на любой фабрике точно получилось. На ее примере удобно посмотреть на типовые размеры элементов в микросхеме. Принципы в основе лямбда-системы очень просты:

  1. если сдвиг элементов на двух разных фотолитографических масках имеет катастрофические последствия (например, короткое замыкание), то запас размеров для предотвращения несостыковок должен быть не менее двух лямбд;
  2. если сдвиг элементов имеет нежелательные, но не катастрофические последствия, запас размеров должен быть не менее одной лямбды;
  3. минимально допустимый размер окон фотошаблона — две лямбды.

Из третьего пункта следует, в частности, то, что лямбда в старых технологиях — половина проектной нормы (точнее, что длина канала транзистора и проектные нормы — две лямбды).
Рисунок 2. Пример топологии, выполненной по лямбда-системе.

Лямбда-система отлично работала на старых проектных нормах, позволяя удобно переносить производство с фабрики на фабрику, организовывать вторых поставщиков микросхем и делать много еще чего полезного. Но с ростом конкуренции и количества транзисторов на чипе фабрики стали стремиться сделать топологию немного компактнее, поэтому сейчас правила проектирования, соответствующие «чистой» лямбда-системе, уже не встретить, разве что в ситуациях, когда разработчики самостоятельно их загрубляют, имея в виду вероятность производства чипа на разных фабриках. Тем не менее, за долгие годы в отрасли сложилась прямая связь «проектные нормы = длина канала транзистора», которая успешно существовала до тех пор, пока размеры транзисторов не достигли десятков нанометров.

Рисунок 3. Схематичный разрез транзистора.

На этом рисунке приведен ОЧЕНЬ сильно упрощенный разрез обычного планарного (плоского) транзистора, демонстрирующий разницу между топологической длиной канала (Ldrawn) и эффективной длиной канала (Leff). Откуда берется разница?

Говоря о микроэлектронной технологии, почти всегда упоминают фотолитографию, но гораздо реже — другие, ничуть не менее важные технологические операции: травление, ионную имплантацию, диффузию и т.д. и т.п. Для нашего с вами разговора будет не лишним напоминание о том, как работают диффузия и ионная имплантация.

Рисунок 4. Сравнение диффузии и ионной имплантации.

С диффузией все просто. Вы берете кремниевую пластину, на которой заранее (с помощью фотолитографии) нанесен рисунок, закрывающий оксидом кремния те места, где примесь не нужна, и открывающий те, где она нужна. Дальше нужно поместить газообразную примесь в одну камеру с кристаллом и нагреть до температуры, при которой примесь начнет проникать в кремний. Регулируя температуру и длительность процесса, можно добиться требуемого количества и глубины примеси.

Очевидный минус диффузии — то, что примесь проникает в кремний во всех направлениях одинаково, что вниз, что вбок, таким образом сокращая эффективную длину канала. И мы говорим сейчас о сотнях нанометров! Пока проектные нормы измерялись в десятках микрон, все было нормально, но разумеется, такое положение дел не могло продолжаться долго, и на смену диффузии пришла ионная имплантация.

При ионной имплантации пучок ионов примеси разгоняется и направляется на пластину кремния. При этом все ионы движутся в одном направлении, что практически исключает их расползание в стороны. В теории, конечно же. На практике ионы все-таки немного расползаются в стороны, хоть и на гораздо меньшие расстояния, чем при диффузии.

Тем не менее, если мы возвратимся к рисунку транзистора, то увидим, что разница между топологической и эффективной длиной канала начинается именно из-за этого небольшого расползания. Ей, в принципе, можно было бы пренебречь, но она — не единственная причина различия. Есть еще короткоканальные эффекты. Их пять, и они разными способами изменяют параметры транзистора в случае, если длина канала приближается к различным физическим ограничениям. Описывать все их я не буду, остановлюсь на самом релевантном для нас — DIBL (Drain-Induced Barrier Lowering, индуцированное стоком снижение потенциального барьера).

Для того, чтобы попасть в сток, электрон (или дырка) должен преодолеть потенциальный барьер стокового pn-перехода. Напряжение на затворе уменьшает этот барьер, таким образом управляя током через транзистор, и мы хотим, чтобы напряжение на затворе было единственным управляющим напряжением. К сожалению, если канал транзистора слишком короткий, на поведение транзистора начинает влиять стоковый pn-переход, который во-первых, снижает поровогое напряжение (см. рисунок ниже), а во-вторых, на ток через транзистор начинает влиять напряжение не только на затворе, но и на стоке, потому что толщина стокового pn-перехода увеличивается пропорционально напряжению на стоке и соответственно укорачивает канал.

Рисунок 5. Эффект Drain-Induced Barrier Lowering (DIBL).

Источник — википедия.

Кроме того, уменьшение длины канала приводит к тому, что носители заряда начинают свободно попадать из истока в сток, минуя канал и формируя ток утечки (bad current на рисунке ниже), он же статическое энергопотребление, отсутствие которого было одной из важных причин раннего успеха КМОП-технологии, довольно тормозной по сравнению с биполярными конкурентами того времени. Фактически, каждый транзистор в современной технологии имеет стоящий параллельно ему резистор, номинал которого тем меньше, чем меньше длина канала.

Рисунок 6. Рост статического потребления из-за утечек в технологиях с коротким каналом.

Источник — Synopsys.

Рисунок 7. Доля статического энергопотребления микропроцессоров на разных проектных нормах.

Источник — B. Dieny et. al., «Spin-Transfer Effect and its Use in Spintronic Components», International Journal of Nanotechnology, 2010

Сейчас же, как вы можете видеть на рисунке выше, статическое потребление существенно превышает динамическое и является важным препятстствием для создания малопотребляющих микросхем, например, для носимой электроники и интернета вещей. Собственно, примерно в момент, когда это стало важной проблемой, и начался маркетинговый мухлеж с проектными нормами, потому что прогресс в литографии стал опережать прогресс в физике.

Для борьбы с нежелательными эффектами короткого канала на проектных нормах 800-32 нанометров было придумано очень много разных технологических решений, и я не буду описывать их все, иначе статья разрастется до совсем уж неприличных размеров, но с каждым новым шагом приходилось внедрять новые решения — дополнительные легирования областей, прилегающих к pn-переходам, легирования в глубине для предотвращения утечек, локальное превращение кремния в транзисторах в кремний-германий… Ни один шаг в уменьшении размеров транзисторов не дался просто так.

Рисунок 8. Эффективная длина канала в технологиях 90 нм и 32 нм. Транзисторы сняты в одном и том же масштабе. Полукруги на рисунках — это форма дополнительного слабого подлегирования стоков (LDD, lightly doped drain), делаемого для уменьшения ширины pn-переходов.

Источник — Synopsys.

Типичные размеры металлизации и расстояния между элементами при переходе от 90 нм до примерно 28 нм уменьшались пропорционально уменьшению цифры проектных норм, то есть типовой размер следующего поколения составлял 0.7 от предыдущего (чтобы, согласно закону Мура, получить двукратное уменьшение площади). Одновременно с этим длина канала уменьшалась в лучшем случае как 0.9 от предыдущего поколения, а эффективная длина канала практически не менялась вовсе. Из рисунка выше хорошо видно, что линейные размеры транзисторов при переходе от 90 нм к 32 нм изменились вообще не в три раза, и все игры технологов были вокруг уменьшения перекрытий затвора и легированных областей, а также вокруг контроля за статическими утечками, который не позволяли делать канал короче.

В итоге стали понятны две вещи:

  1. спуститься ниже 25-20 нм без технологического прорыва не получится;
  2. маркетологам стало все сложнее рисовать картину соответствия прогресса технологии закону Мура.

Закон Мура — это вообще противоречивая тема, потому что он является не законом природы, а эмпирическим наблюдением некоторых фактов из истории одной конкретной компании, экстраполированном на будущий прогресс всей отрасли. Собственно, популярность закона Мура неразрывно связана с маркетологами Intel, которые сделали его своим знаменем и, на самом деле, много лет толкали индустрию вперед, заставляя ее соответствовать закону Мура там, где, возможно, стоило бы немного подождать.

Какой выход нашли из ситуации маркетологи? Весьма изящный.

Длина канала транзистора — это хорошо, но как по ней оценить выигрыш площади, который дает переход на новые проектные нормы? Довольно давно в индустрии для этого использовалась площадь шеститранзисторной ячейки памяти — самого популярного строительного блока микропроцессоров. Именно из таких ячеек обычно состоит кэш-память и регистровый файл, которые могут занимать полкристалла, и именно поэтому схему и топологию шеститранзисторной ячейки всегда тщательно вылизывают до предела (часто — специальные люди, которые только этим и занимаются), так что это действительно хорошая мера плотности упаковки.

Рисунок 9. Схема шеститранзисторной ячейки статической памяти.
Рисунок 10. Разные варианты топологии шеститранзисторной ячейки статической памяти. Источник — G. Apostolidis et. al., «Design and Simulation of 6T SRAM Cell Architectures in 32nm Technology», Journal of Engineering Science and Technology Review, 2016

Так что довольно давно в описаниях технологий цифру проектных норм сопровождала вторая цифра — площадь ячейки памяти, которая, по идее, должна быть производной от длины канала. А дальше случилась интересная подмена понятий. В момент, когда прямое масштабирование перестало работать, и длина канала перестала уменьшаться каждые два года по закону Мура, маркетологи догадались, что можно не выводить площадь ячейки памяти из проектных норм, а выводить цифру проектных норм из площади ячейки памяти!

То есть натурально “раньше у нас была длина канала 65 нм и площадь ячейки памяти Х, а теперь длина канала 54 нм, но мы ужали металлизацию, и теперь площадь ячейки стала Х/5, что примерно соответствует переходу от 65 до 28 нм. Так давайте всем скажем, что у нас проектные нормы 28 нм, а про длину канала 54 нм никому говорить не будем?” Справедливости ради, “ужали металлизацию” — это тоже важное достижение, и какое-то время после начала проблем с миниатюризацией собственно транзисторов озвученным проектным нормам соответствовала минимальная ширина металлизации, размер контакта к транзистору или еще какая-нибудь цифра на топологии. Но дальше начались пляски с FinFET транзисторами, у которых ключевые размеры никак не связаны с разрешением литографии, скорости миниатюризации транзисторов и всего остального окончательно разошлись, и единственной нормальной цифрой осталась площадь ячейки памяти, на основе которой нам сейчас и сообщают про “10”, “7” и “5” нанометров.

Рисунок 11. Сравнение технологий 14 нм и 10 нм Intel.

Источник — Intel.

Вот отличный пример этого “нового скейлинга”. Нам показывают, как поменялись характерные размеры в ячейке памяти. Многие параметры, но о длине и ширине канала транзистора тут ни слова!

Как решали проблему невозможности уменьшения длины канала и контроля за утечками технологи?

Они нашли два пути. Первый — в лоб: если причина утечек — большая глубина имплантации, давайте ее уменьшим, желательно радикально. Технология «кремний на изоляторе» (КНИ) известна уже очень давно (и активно применялась все эти годы, например в 130-32 нм процессорах AMD, 90 нм процессоре приставки Sony Playstation 3, а также в радиочастотной, силовой или космической электронике), но с уменьшением проектных норм она получила второе дыхание.

Рисунок 12. Сравнение транзисторов, выполненных по обычной объемной и FDSOI (полностью обедненный КНИ) технологиях.

Источник — ST Microelectronics.

Как видите, идея более чем элегантная — под очень тонким активным слоем располагается оксид, убирающий вредный ток утечки на корню! Заодно, за счет уменьшения емкости pn-переходов (убрали четыре из пяти сторон куба стока) увеличивается быстродействие и еще уменьшается энергопотребление. Именно поэтому сейчас технологии FDSOI 28-22-20 нм активно рекламируются как платформы для микросхем интернета вещей — потребление действительно сокращается в разы, если не на порядок. И еще такой подход позволяет в перспективе поскейлить обычный плоский транзистор до уровня 14-16 нм, чего объемная технология уже не позволит.

Тем не менее, ниже 14 нм на FDSOI особенно не опуститься, да и другие проблемы у технологии тоже есть (например, страшная дороговизна подложек КНИ), в связи с чем индустрия пришла к другому решению — FinFET транзисторам. Идея FinFET транзистора тоже весьма элегантна. Мы хотим, чтобы бОльшая часть пространства между стоком и истоком управлялась затвором? Так давайте окружим это пространство затвором со всех сторон! Хорошо, не со всех, трех будет вполне достаточно.

Рисунок 13. Структура FinFET.

Источник — A. Tahrim et.al., «Design and Performance Analysis of 1-Bit FinFET Full Adder Cells for Subthreshold Region at 16 nm Process Technology», Journal of Nanomaterials, 2015

Рисунок 14. Сравнение энергопотребления разных вариантов сумматора, выполненных на планарных транзисторах и на FinFET.

Источник — A. Tahrim et.al., «Design and Performance Analysis of 1-Bit FinFET Full Adder Cells for Subthreshold Region at 16 nm Process Technology», Journal of Nanomaterials, 2015

В FinFET канал не плоский и находящийся прямо под поверхностью подложки, а образует вертикальный плавник (Fin — это и есть плавник), выступающий над поверхностью и с трех сторон окруженный затвором. Таким образом, все пространство между стоком и истоком контролируется затвором, и статические утечки очень сильно уменьшаются. Первыми FinFET серийно выпустили Intel на проектных нормах 22 нм, дальше подтянулись остальные топовые производители, включая такого апологета КНИ, как Global Foundries (бывшие AMD).

Вертикальность канала в FinFET, кроме всего прочего, позволяет экономить на площади ячейки, потому что FinFET c широким каналом довольно узкий в проекции, и это, в свою очередь, опять помогло маркетологам с их рассказами про площадь ячейки памяти и ее двухкратное уменьшение с каждым новым шагом «проектных норм», уже никак не привязанных к физическим размерам транзистора.

Рисунок 15. Топологии разных вариантов ячеек памяти (5T-9T) в технологии с FinFET. Источник — M. Ansari et. al., «A near-threshold 7T SRAM cell with high write and read margins and low write time for sub-20 nm FinFET technologies», the VLSI Journal on Integration, Volume 50, June 2015.

Вот примеры разных вариантов ячеек памяти в технологии с FinFET. Видите, как геометрическая ширина канала намного меньше длины? Также можно видеть, что, несмотря на все пертурбации, лямбда-система у топологов все еще в ходу для количественных оценок. А что с абсолютными цифрами?

Рисунок 16. Некоторые размеры транзисторов в 14-16 нм технологиях.

Источник — the ConFab 2016 conference proceedings.

Как видно из рисунка, топологическая длина канала в 16 нм FinFET технологиях все еще больше, чем 20-25 нм, о которых говорилось выше. И это логично, ведь физику не обманешь. Но из этого же рисунка можно сделать и другой, более интересный вывод: если присмотреться, то становится понятно, что минимальный имеющийся в транзисторах размер — это не длина канала, а ширина плавника. И тут нас ожидает забавное открытие: ширина плавника в техпроцессе Intel 16 nm составляет (барабанная дробь!) ВОСЕМЬ нанометров.

Рисунок 17. Размеры плавника в 14 нм техпроцессе Intel.

Источник — wikichip.org

Как видите, тут маркетологи, привязавшись к размерам ячейки памяти, обманули сами себя, и теперь вынуждены озвучивать цифру больше, чем могли бы. На самом деле, конечно, в условиях принципиального изменения структуры транзистора и ожидания пользователей услышать какую-то метрику, использование метрики, отражающей плотность упаковки, было, наверное, единственно верным решением, и маркетологи в конечном счете оказались правы, хоть это и приводит иногда к забавным ситуациям, когда одни и те же проектные нормы в разных компаниях называют по-разному. Например, читая новости о том, что TSMC уже запустила 7 нм, а Intel опять задерживает начало производства 10 нм, стоит помнить о том, что 7 нм TSMC и 10 нм Intel — это на самом деле одни и те же проектные нормы с точки зрения и плотности упаковки, и размеров отдельных транзисторов.

Что дальше? На самом деле, никто не знает. Закон Мура исчерпал себя уже довольно давно, и если десять лет назад ответ на вопрос «что дальше?» можно было найти в отчетах исследовательских центров, то сейчас все чаще слышно о том, что от перспективных разработок приходится отказываться, так как они оказываются чрезмерно сложными во внедрении. Так уже произошло с пластинами диаметром 450 миллиметров, так частично происходит с EUV-литографией (с которой ученые носились лет двадцать), так, видимо, произойдет с транзисторами на графене и углеродных нанотрубках. Еще один технологический прорыв нужен, но пути к нему, как это ни прискорбно, пока не видно. Дошло до того, что новый директор TSMC Марк Лиу назвал наиболее перспективным направлением развития микроэлектронной технологии не уменьшение размеров транзисторов, а 3D-интеграцию. «Настоящая» 3D-интеграция, а не объединение нескольких чипов в одном корпусе действительно будет огромной вехой в развитии микроэлектроники, но вот закон Мура как закон уменьшения размеров транзисторов, кажется, умер окончательно.

habr.com

Новые техпроцессы для производства микросхем все чаще откладывают — почему?

В конце августа производитель полупроводниковых интегральных микросхем GlobalFoundries (работает с AMD) прекратил разработку 7-нанометровых техпроцессов. За несколько месяцев до этого компания Intel объявила, что вновь откладывает выпуск своего 10-нанометрового чипа.

О причинах этих решений и ситуации в индустрии, рассказываем дальше.

/ фото Intel Free Press CC

Пара слов о технологических процессах

Отдельные транзисторы на чипе формируются методом фотолитографии. В этом случае на кремниевую подложку наносят тонкую фоточувствительную полимерную пленку, называемую фоторезистом. Затем этот фотослой обрабатывают светом (производят так называемое экспонирование) через фотошаблон с необходимым рисунком. Проэкспонированные участки смываются в проявителе, а затем производится вытравливание кристаллов.

Компании уменьшают техпроцессы, чтобы увеличить количество продукции из одной заготовки и снизить энергопотребление финального чипа. Производитель получает возможность увеличить быстродействие микросхемы, оставив её размеры на прежнем уровне.

Долгое время эта тенденция (на уменьшение техпроцессов) оставалась справедливой. Но сейчас ИТ-компании начали откладывать или вообще прекращать разработку новых техпроцессов. Отчасти это связано с удорожанием оборудования и высоким уровнем брака.

Подробнее в ситуации разбираемся далее.

Почему GlobalFoundries отменили 7-нм

GlobalFoundries производят кремниевые пластины на восьми заводах по всему миру. Компания должна была выпустить на рынок 7-нм микросхемы во втором квартале 2018 года. Однако за пару недель до предполагаемого релиза, GlobalFoundries решили всё отменить.

Вместо этого, организация сосредоточит свои усилия на разработке специализированных норм производства 14LPP (Low-Power Plus) и 12LP (Leading-Performance) и создании различных встроенных запоминающих устройств.

Платформа 14LPP — это усовершенствованная версия 14-нм процесса на базе 3D FinFET-транзистора. Она повышает производительность устройств на 55% и уменьшает их энергопотребление на 60% (по сравнению с 28-нм). А 12LP — это техпроцесс изготовления полупроводников, заточенный под нужды систем ИИ, смартфонов и автомобильной электроники.

По словам CTO GlobalFoundries Гэри Пэттона (Gary Patton), причиной стратегического поворота стали не технические проблемы, а финансовые вопросы. Компания вложила миллиарды долларов в разработку 7-нанометровых микросхем. Первое поколение, в котором используют иммерсионную литографию, было почти завершено. Но на второе и третье (они требовали более глубокие УФ-диапазоны для увеличения плотности транзисторов) средств уже не хватало.

Вместе с отменой 7-нм, GlobalFoundries остановили разработку 5-нанометровых и 3-нанометровых техпроцессов. Из-за смены курса GlobalFoundries сократит пять процентов сотрудников и пересмотрит соглашения с AMD и IBM. В частности, с IBM компания поработает до конца года, а дальше прекратит исследования новых техпроцессов.

Кто еще отложил разработку

Еще одной организацией, которая отложила выход чипов по новому технологическому процессу, стала Intel. ИТ-гигант передвигает масштабный релиз 10-нм схем уже два года. В этот раз старт продаж первых 10-нм продуктов передвинули на конец 2019.

По словам представителей компании, причина задержки — низкий выход годных процессоров. Есть мнение, что проблема связана с технологией multi-patterning и применением кобальта.

Производственные объемы растут медленнее, чем планировалось. Технически Intel уже поставляет 10-нм микросхемы малыми партиями. Например, первые Core i3-8121U — 10-нм процессоры семейства Cannon Lake — уже работают в ноутбуках Lenovo. Однако о массовом производстве чипов говорить не приходится.

/ фото Intel Free Press CC

Другие игроки рынка тоже не торопятся ставить разработку новых техпроцессов на поток. В UMC пока остановились на 14-нм техпроцессе, а в Samsung обещают 7-нм, но тоже не раньше 2019.

Основные причины

Как мы уже говорили, дороговизна перехода — одна из причин, почему GlobalFoundries свернули свои проекты. И по мнению Gartner, она является основной. По оценкам аналитиков стоимость разработки 7-нм технологии составляет примерно 270 млн долларов.

Оборудование для EUV-литографии, нанолисты, экзотические материалы вроде рутения — все эти вещи стоят недешево, но без некоторых из них уже сложно обойтись. Чтобы окупить инвестиции в производство, нужно выпускать по 150 млн чипов в год. Поэтому реализация 7-, 5-, 3- и 2-нм процессов может оказаться коммерчески невыгодной.

При этом даже если микросхему и создают, то «выхлоп» по производительности не всегда оказывается значительным. Например, в Qualcomm считают, что 5-нм процесс не сильно превзойдет 7-нм по характеристикам, а вложить в его разработку придется несколько миллиардов долларов.

Вторая причина — велика вероятность ошибки и ее цена. К примеру, задержки в поставках 10-нм техпроцесса Intel «влетели в копеечку» одному из ИТ-гигантов с капитализацией в 20 млрд долларов.

Резиденты HN выделяют и другие причины замедления прогресса в индустрии полупроводников. Например, один из пользователей полагает, что уменьшение размеров кристалла плохо сказывается на его охлаждении. Поэтому компании стараются вложить средства в разработку более энергоэффективных технологий, а не уменьшение размеров кристаллов (именно по этому пути пошли в GlobalFoundries).

Почему обновления все-таки нужны

Представители индустрии считают, что уменьшать техпроцессы все равно придется. Это позволит обеспечить эффективную работу систем ИИ, МО, 5G-сетей и IoT. По предварительным расчетам разработчиков из TSMC, 7-нм техпроцесс улучшит производительность на 30% и вполовину уменьшит энергопотребление процессора (по сравнению с 10-нм).

Однако Дэвид Хемкер (David Hemker), старший VP в компании Lam Research, производящей полупроводники, подчеркивает, что отрасли понадобятся новые решения, чтобы справиться с растущими сложностями производственных процессов.

/ фото Fritzchens Fritz PD

Пока что EUV-литография генерирует слишком много дефектов при производстве чипов. Но если продолжить совершенствовать технологию, она должна сократить время и расходы на разработку новых техпроцессов.

Несмотря на все сложности производства, некоторые представители индустрии уже делают прогнозы на процессы менее 5-нм и говорят о сроках выпуска таких чипов. Так, например, в TSMC — тоже занимающейся производством полупроводников — уже строят планы по разработке 3- и 2-нм техпроцессов. А исследовательский центр Imec вместе с компанией Cadence Design Systems даже разработали тестовые образцы микропроцессоров по технологии 3-нм.

Поэтому в будущем мы определённо увидим применение этим технологиям, только этот момент может наступить немного позднее, чем предполагалось изначально.


P.S. Дополнительные материалы из Первого блога о корпоративном IaaS:
P.P.S. Статьи по теме из нашего блога на Хабре:


Чем мы занимаемся в ИТ-ГРАД: • IaaS • PCI DSS хостинг • Облако ФЗ-152


habr.com

Техпроцесс 5нм от TSMC — куда уж меньше? — Stevsky.ru

tsmcПроизводитель чипов TSMC 

Компания TSMC (Taiwan Semiconductor Manufacturing Company) — одна из немногих промышленных компаний на нашей планете, занимающихся реальным фабричным производством мобильных процессоров. У неё десятки фабрик, в основном на Тайване, и многомиллиардные обороты, растущие ежегодно. Конечно, TSMC ещё далеко до гигантов рынка в виде Intel, но направление выбрано верно и как знать, может лет через 10 они сравняются. Хотя есть во всей этой истории один спорный момент, который и хотелось бы обсудить в данной статье.

Техпроцесс 5нм в 2020 году

 

Окунувшись в историю, можно вспомнить, что более тонкий техпроцесс всегда давался микроэлектронному производству с большим трудом. На каждый шаг по уменьшению размеров транзисторов тратились колоссальные суммы денег и годы разработки:

  • 90 нм — 2002 год
  • 65 нм — 2004 год
  • 45 нм — 2006 год
  • 28 нм — 2010 год
  • 20 нм — 2012 год
  • 14 нм — 2014 год
  • 10 нм — 2017 год
  • 7 нм — 2018 год
  • 6 нм — 2019 год
  • 5 нм — 2020 год

Причём ранее ведущим новатором в мире была компания Intel, а теперь, с приоритетом мобильных вычислений, первенство ушло TSMC. Intel только-только начала переходить на 10нм техпроцесс, причём не очень удачно, а TSMC уже готовится к промышленному производству 5нм и проектирует фабрики под 3нм!

7nm

Что интересно, 10 нм — это не размер всего транзистора, это лишь показатель ширины затвора. Полностью транзистор, выполненный по проектным нормам 10 нм, имеет размер около 64нм и если посчитать площадь одного транзистора (чуть больше 4000 квадратных нанометров) и отнести её к площади чипа (например, Apple A10 — 89.25 мм2), то получится, что на площади этого чипа можно разместить почти 22 миллиарда транзисторов. Однако, нам известно, что в состав Apple A11 входит 4,3 миллиарда транзисторов. Остальная площадь чипа отводится под соединения и другие подсистемы чипа. Итого полезная площадь — это едва ли 20% от общей площади чипа.

Apple A12, получивший новый 7нм техпроцесс, имеет площадь 83,27 мм2, но при этом содержит уже 6,9 млрд. транзисторов. Если также посчитать полезную площадь, то получим значение 17%.

Это говорит о том, что площадь, которую занимают реальные вычислительные элементы, со временем сокращается, освобождая место под всевозможные соединения и переходы. Однако это не снижает производительность, так как сокращение размеров транзисторов столь сильное, что их количество всё равно возрастает на десятки процентов. Например, разница между эппловскими чипами А10 и А11 — 30%, а между новыми поколениями A11 и A12 — уже более 60%.

tp apple

Дальнейшее уменьшение проектных норм, несомненно, приведёт к ещё большему числу транзисторов на прежней площади чипа. Можно примерно посчитать их количество и ожидаемый прирост производительности:

Техпроцесс 5нм для новых айфонов

Новый iPhone XI, ожидаемый в сентябре 2019 года, получит процессор Apple A13 на техпроцессе 7нм. Но не на таком же, как Apple A12 в 2018 году, а на усовершенствованном, второго поколения, с частичным применением ультрафиолетовой литографии EUV, которую фабрики начали внедрять уже в марте 2019.

Зато в Apple A14 для айфонов 2020 года уже будет новый техпроцесс 5нм, полностью отлитый по технологии EUV (Extreme ultraviolet lithography, экстремальная ультрафиолетовая литография).

Если размер чипа останется прежним и его площадь будет равна примерно 80 мм2 (8мм х 10мм), а полезная площадь составит хотя бы 15%, то можно ожидать более 11 миллиардов транзисторов в процессоре Apple A14 на 5нм техпроцессе. Это 70% прироста вычислительной мощности. И если мы видели 300тыс. баллов в антуту для Apple A12, то Apple A14 вполне сможет показать и 600тыс. баллов. 

Возникает логичный вопрос: а нафига такая мощность нужна? Зачем смартфону вычислительные возможности настольного ПК? Всё равно же они будут простаивать!

mosch

 

Куда девать огромные вычислительные способности?

У меня есть пять весомых аргументов, чтобы ответить на этот вопрос. Каждого из них достаточно, чтобы сказать «мм, ну тогда ясно», а вкупе они составляют нерушимое доказательство необходимости такого наращивания вычислительной мощи

1. Распознавание речи на лету.

Более производительная система позволит выделить задачу по распознаванию речи и звуков в отдельный, постоянно запущенный процесс, который не будет полностью нагружать систему, а будет выполняться в фоновом режиме. Постоянное распознавание речи нужно как для голосового помощника, к которому вы будете обращаться всё чаще, так и для прогнозирования ваших действий. Представьте себе, что вы только сказали, что классная картинка, надо бы сфоткать, а смартфон уже запускает камеру и готовит подходящий режим для съёмки! Сам! Автоматически! На основании ваших слов и показателей других датчиков.

rech

2. Интеллектуальное фото и видео.

Продолжая разговор о фото, хотел бы напомнить, что сейчас многие смартфоны выполняют очень хитрую связку действий для получения одной-единственной фотографии: они делают несколько снимков сразу, а потом определённым образом накладывают их друг на друга, чтобы получить идеальную экспозицию и глубину резкости. И это не только режим портретного боке, это уже и ночные снимки, и некоторые другие режимы. Камерам не хватает производительности, чтобы выполнять подобную схему постоянно, при этом доверить интеллектуальной системе смартфона самостоятельно подбирать режим на основании данных об объекте в кадре, освещённости, скорости движения и т.д. Всё это должно выполняться за доли секунды перед тем, как вы нажмёте спуск.

С видео ещё веселее: камерам остро не хватает производительности для улучшения работы следящего автофокуса и цифрового стабилизатора. Имея запас производительности, смартфоны выведут мобильную видеосъёмку на качественно новый уровень, почти дотягиваясь до профессиональной кинооператорской работы. При этом все модные нынче ускорения и замедления кадров, эффекты и фильтры, будут подбираться автоматически или в пару тапов по экрану.

3. Умное позиционирование и геозависимые действия.

Грядёт новая эпоха геопозиционирования, когда благодаря внедрению сетей 5G смартфон научится определять своё местоположение с точностью до сантиметров. Ориентируясь на сигналы десятков устройств вокруг него, имеющих чёткую привязку к своему месту, сравнивая с данными спутника и сигналами сотовых вышек, ваш смартфон будет абсолютно точно знать своё положение в мире. Благодаря этим данным он сможет выполнять те или иные действия, заложенные вами или прогнозируемые умными сервисами. При проходе мимо магазина он будет извещать вас о проходящих в нём акциях. При спуске в метро — автоматически запускать систему бесконтактной оплаты. При заходе в кинотеатр — включать бесшумный режим и т.д. Сотни, а может и тысячи мелких действий, завязанных на позиционирование, будут выполняться в фоне или на ваших глазах, и довольно быстро станут привычными и сами собой разумеющимися. Вы даже не будете знать, что на них тратится процессорное время и мощь производительной начинки вашего устройства.

4. Предзагрузка всего

Вы только собрались почитать ленту новостей — а смартфон уже запустил нужное приложение и предзагрузил ленту на километр вперёд. Вы подумали, что неплохо бы послушать музыку, а смартфон уже включил вам плеер и подсовывает именно те композиции, что вам сейчас хотелось бы услышать. Вы хотите загуглить «яблочный пирог», а смартфон уже об этом знает и готов показать заранее предзагруженную страничку. Магия? Может быть. Но скорее — работа тысяч программистов и неустанный труд множества нейросетей, занимающихся прогнозированием ваших потребностей. Вы, возможно, уже замечали, какие точные варианты вам подсовывает яндекс в поисковой строке? Так вот то же самое скоро придёт и на телефоны. Они будут «чувствовать» ваши желания и выполнять их до того, как вы им о них скажете. 

predzagruzka

5. Повышенная автономность

Более тонкий техпроцесс уже сам по себе ведёт к повышению автономности: транзисторы уменьшаются в размерах, их энергопотребление падает, смартфон живёт дольше. Однако, умные системы расхода батареи будут координировать нагрузку на устройство таким образом, что в те моменты, когда смартфон вам не нужен, он будет практически отключаться, оставляя только самое необходимое — уведомления и связь. А когда вам потребуется вся его мощь — включит все ядра, что потребуются. Здесь можно коснуться и работы планировщика, который распределяет задачи между ядрами чипа, и поднять вопрос троттлинга, когда от нагрева процессор начинает замедляться. Я почти уверен, что троттлинг уйдёт в прошлое, так как запаса производительности будет хватать всегда и на всё, а если и нет, то ядра будут отключаться по очереди, не влияя на общий результат.

Я вообще молчу про игры. Понятное дело, что более производительные чипы в первую очередь нужны для запуска более требовательных игр на смартфоне.  

Техпроцесс 5нм видео

 


< Предыдущая   Следующая >

Новые материалы по этой тематике:

Старые материалы по этой тематике:


www.stevsky.ru

Оставьте комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *