10 нм техпроцесс: Intel совершает рекордный скачок технологий. Она перейдет от 10-нм чипов к суперсовременным 3-нм

Содержание

Intel совершает рекордный скачок технологий. Она перейдет от 10-нм чипов к суперсовременным 3-нм

|

Поделиться


В начале 2023 г. Intel в сотрудничестве с TSMC может выпустить свой первый 3-нанометровый процессор. Для нее это большой шаг вперед, так как ее собственные заводы рассчитаны максимум на 10 нм. У Intel готов дизайн-проект двух таких CPU – по одному для серверов и для ноутбуков. Вместе с ней к переходу на 3 нм готовится и Apple – совершить его она планирует весной 2022 г. с выходом новой модификации планшета iPad Pro.

Intel ускоряет свое развитие

Компания Intel планирует в 2023 г. наладить производство процессоров, выпущенных по новейшим 3-нанометровым нормам. Как пишет Nikkei Asian Review, это описано в новой стратегии развития компании. Сейчас свои самые передовые чипы она выпускает по техпроцессу 10 нм.

Совершить столь гигантский скачок Intel своими силами не сможет. Ее будущие 3-нанометровые CPU будет выпускать на своих заводах крупнейший производитель микросхем в мире – компания TSMC. Первые образцы могут увидеть свет в самом начале 2023 г., хотя сами Intel и TSMC пока не подтверждают это.

У Intel есть проект дизайна как минимум двух 3-нанометровых чипов. Один из них ориентирован на ноутбуки, а второй будет использоваться в серверах. Почему Intel пока не разработала дизайн настольного чипа, неизвестно, но компания собирается забронировать за собой значительную часть заказов TSMC на выпуск 3-нанометровой продукции.

Через полтора года процессоры Intel переедут на суперсовременный техпроцесс, которого нет ни у кого

По данным самой TSMC, переход на 3-нанометровую топологию позволит нарастить производительность процессоров на 10-15% в сравнении с нынешними 5-нанометровыми чипами. Впервые они появились в конце 2020 г., и на момент публикации материала число устройств, в которых они используются, оставалось незначительным. Потребление процессорами энергии новый техпроцесс снизит на 25-30%.

Как Intel придет к 3 нанометрам

Сотрудничество с TSMC входит в новую стратегию Intel по укреплению своих позиций на рынке процессоров и возвращению лидерства в техническом плане. Ее основной конкурент, AMD, давно выпускает 7-нанометровые чипы и готовится к переходу на 5 нм при помощи все той же TSMC.

В рамках своей стратегии, как сообщал CNews, Intel намерена развивать партнерство не только с TSMC, но также с тайваньской UMC, американской GlobalFoundries и корейской Samsung. Все они входят в число основных производителей микросхем на мировом рынке.

При этом у самой Intel тоже есть свои заводы по выпуску процессоров, но здесь она пока сильно отстает от TSMC. Ее фабрики рассчитаны максимум на 10 нм.

Intel пока только мечтает об освоении 7 нм – техпроцесса, который много лет есть в активе TSMC. Компания собирается вложить $20 млрд в два соответствующих завода, и первые такие чипы она намерена выпустить в 2023 г.

Intel не будет первой

Интерес к новым производственным нормам проявляет не только Intel. По информации издания, поделить с ней все объемы выпуска новых микросхем собирается компания Apple.

Не исключено, что именно Apple окажется первой компанией, которая анонсирует готовое к серийному производству устройство на базе 3-нанометрого чипа. Так случилось с 5 нм – первым в мире такой CPU (Apple A14) в сентябре 2020 г. получил планшет iPad Air четвертого поколения, а спустя месяц – и смартфоны линейки iPhone 12. До ноутбуков MacBook и неттопа Mac mini 5-нанометровые CPU в лице М1 добрались в ноябре 2020 г.

Лицевая биометрия: от хайпа к реальности

Внедрения

Как пишет профильный ресурс MacRumors, ждать появления первых 3-нанометровых чипов Apple, в отличие от Intel, до 2023 г. не придется. На основе такого процессора может быть построен планшет iPad Pro 2022, любые сведения о разработке которого Apple пока не комментирует.

По сложившейся традиции, новые модификации планшета iPad Pro Apple выпускает почти каждый год в начале или середине весны. Когда именно состоится премьера iPad Pro 2022, остается загадкой, но, если ничего не изменится, то ждать анонса первого в мире гаджета на чипе с топологией 3 нм остается меньше года.

Пока нет данных, какой именно процессор разрабатывает Apple. Не исключено, что это будет общий чип для целой серии ее устройств, потому что новый iPad Pro 2021 работает на М1, который первоначально создавался для ноутбуков и неттопов компании. Также М1 сейчас используется и в настольном моноблоке iMac 2021.

Битва за 2 нм

Apple может опередить Intel не только в выпуске первых чипов 3 нм. В марте 2021 г. CNews писал, что она оказывает всестороннюю помощь TSMC в разработке 2-нанометрового техпроцесса. Тайваньская компания работает над ним с 2019 г.

Делает Apple это в первую очередь для того, чтобы оказаться в числе первых (или вовсе первой), кто выпустит процессоры по этим нормам. Тестовое производство 2-нанометровых чипов предварительно назначено на 2023 г. На полную мощность конвейер может заработать как в том же 2023 г., так и спустя год или даже два. Точные сроки Apple и TSMC пока не оговаривают.

Освоить 2 нанометра хочет и сама Intel. Еще декабре 2019 г. она раскрыла свои весьма амбициозные планы по переходу на новые суперсовременные нормы производства процессоров и опережению всех своих конкурентов. Но, судя по всему, обогнать TSMC ей все же не удастся.

Intel собирается освоить 2 нм лишь в 2027 г., плюс у нее есть планы на 1,4 нанометра к 2029 г. Тем временем, еще в мае 2021 г. TSMC сделала большой шаг на пути к 1 нанометру. Но она пока не говорит, когда планирует запустить массовое производство таких микросхем.

Переход на 10-нм техпроцесс не решит всех проблем Intel

Представители Intel сейчас любят говорить о том, какого прогресса в плане быстродействия им удалось добиться при смене одного поколения 10-нм техпроцесса на другое, в результате чего последнему даже было присвоено обозначение SuperFin. Некоторые осведомлённые источники продолжают считать, что даже в апогее своего успеха 10-нм техпроцесс компанию Intel спасти от всех проблем не сможет.

Источник изображения: Intel

Чарли Демерджян (Charlie Demerjian), обычно скрывающий свои откровения за барьером платной подписки на материалы сайта SemiAccurate, выступил на конференции Susquehanna, позволив некоторым участникам обсуждения на страницах Reddit зафиксировать высказанные ими тезисы в письменном виде. Речь шла о проблемах, с которыми Intel предстоит столкнуться при освоении 10-нм технологии.

Чарли начал с того, что напомнил присутствующим о чрезвычайно низком уровне выхода годных кристаллов у 10-нм процессоров Cannon Lake, которые Intel даже была вынуждена отнести к «нулевому поколению» из-за ограниченного распространения на рынке. Так вот, менее 25 % получаемых на кремниевой пластине кристаллов Cannon Lake в дальнейшем годились для использования по прямому назначению, даже с учётом отключения встроенной графики на всех серийных экземплярах.

Безусловно, так называемый SuperFin обошёл Cannon Lake на два поколения, но уровень выхода годной продукции в рамках этой версии 10-нм технологии всё равно ниже, чем в случае с 14-нм техпроцессом. Источник утверждает, что годными являются больше половины всех 10-нм кристаллов, но этот показатель далёк от типичного для зрелой литографической технологии.

Не хватает Intel и производственных мощностей для выпуска 10-нм продукции в достаточном количестве. По этой причине темпы расширения ассортимента 10-нм изделий могут оказаться ниже обещанных, да и объёмы производства уже представленных изделий будут ограниченными. В частности, производители ноутбуков жалуются на нехватку 10-нм процессоров Tiger Lake, выпускаемых Intel по передовой версии технологии SuperFin. Отчаянный жест Intel по переносу Rocket Lake на 14-нм техпроцесс для выпуска настольных процессоров с современной архитектурой Чарли Демерджян подвергает критике. По его словам, процессоры получили крупные кристаллы и высокий уровень энергопотребления, а это повышает их себестоимость и ухудшает потребительские качества.

По сути, источник не верит, что 10-нм техпроцесс сможет обойти 14-нм технологию по объёмам выпуска продукции Intel. Это может создать проблемы для выпуска 10-нм настольных процессоров Alder Lake-S в достаточных количествах, хотя представители Intel и предвкушают серьёзное увеличение производительности по сравнению с предшественниками. Позволят ли ограниченные объёмы производства Alder Lake переломить ситуацию с укреплением позиций AMD в настольном сегменте — большой вопрос.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

10 нм, но почти как 7 нм

В рамках прошедшего мероприятия Intel Architecture Day 2020 компания Intel представила новую версию технологического процесса с 10-нм нормами, получившую название SuperFin. Как обещают разработчики, этот техпроцесс позволяет компании качественно улучшить параметры 10-нм полупроводниковых устройств. Утверждается, что SuperFin — это самый удачный в истории Intel опыт оптимизации имеющегося техпроцесса, эффект от которого можно сравнивать с настоящим переходом к более «тонким» нормам.

Понятно, что за этими бравурными заявлениями кроется некоторая доля саморекламы, призванная скрыть неспособность Intel в ближайшее время перейти к настоящему 7-нм техпроцессу, который был отложен на 2022 или даже 2023 год. Тем не менее, новый техпроцесс 10 нм SuperFin позволяет улучшить производительность транзисторов на 15-20 % относительно базового 10-нм техпроцесса, применяемого при изготовлении процессоров семейства Ice Lake. И такой прогресс сравним с эффектом, достигнутым четырёхкратным улучшением 14-нм техпроцесса от первых сделанных по этой технологии процессоров Broadwell вплоть до наиболее современных Cooper Lake (то есть до 14++++ нм).

Технология 10 нм SuperFin впервые найдёт применение в мобильных процессорах нового поколения Tiger Lake, которые уже находятся в стадии массового производства и начнут поставляться клиентам в преддверии рождественских праздников.

Полупроводниковая пластина с процессорами Intel Tiger Lake

В случае Tiger Lake новая производственная технология позволяет добиваться более высоких тактовых частот при более низком напряжении питания и лучшей энергетической эффективности, что в сумме даёт возможность использования более широкого диапазона тактовых частот и напряжений. Как ожидается, пиковые частоты Tiger Lake окажутся в районе 5,0 ГГц, в то время как максимальная частота существующих 10-нм процессоров Ice Lake составляет лишь 4,1 ГГц.

Технология 10 нм SuperFin включает в себя усовершенствования в строении классических FinFET-транзисторов совместно с изменениями в металлических межсоединениях. На уровне транзисторов эти улучшения включают сразу несколько вещей. Во-первых, увеличение напряженности в кристаллической структуре эпитаксиальной плёнки на истоке и стоке, что даёт снижение сопротивлений и увеличение тока через канал. Во-вторых, улучшение структуры затвора, которое позволяет ускорить движение носителей заряда через канал транзистора. И в-третьих, возможность увеличения шага затворов для лучшей масштабируемости частоты при росте напряжений.

Что касается металлических соединений, то для них предусматривается применение новых вариантов барьерных диэлектриков, которые имеют меньшую толщину и позволяют снизить сопротивление межслойных соединений на величину до 30 %. Кроме того, попутно достигнуто пятикратное увеличение ёмкостного сопротивления между металлическими слоями, что выливается в снижение падения напряжения при росте тока vdroop и, соответственно, в общее улучшение стабильности полупроводникового устройства. Новый диэлектрик при этом имеет многослойную тонкоплёночную структуру и составлен из нескольких материалов с высоким коэффициентом диэлектрической проницаемости среды, где каждый слой имеет толщину в несколько ангстрем. Стоит отметить, что такой диэлектрик Intel внедрила впервые в отрасли, и в этом плане технология 10 нм SuperFin превосходит все имеющиеся техпроцессы других производителей.

В будущем Intel планирует провести ещё одну оптимизацию 10-нм техпроцесса: последующий техпроцесс получит название 10 нм Enhanced SuperFin. В нём будут сделаны дополнительные шаги, направленные на улучшение производительности транзисторов и некие новые усовершенствования межсоединений. Однако в отличие от процесса 10 нм SuperFin следующая версия этой технологии проектируется с прицелом на процессоры для дата-центров, известные сегодня под кодовым именем Sapphire Rapids.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

Что такое 10 нм, 7 нм или 5 нм в смартфоне? Техпроцесс для «чайников»

Последнее обновление:

Оценка этой статьи по мнению читателей:

Появление этой статьи на Deep-Review было лишь вопросом времени. Многие читатели задавали одни и те же вопросы, суть которых сводилась к следующему: что реально отражает эта цифра (12, 10, 7 или 5 нм) в технических характеристиках смартфонов, где в процессоре те самые 5 нанометров? Что вообще такое техпроцесс и какой процессор лучше выбрать?

Даже в современных печатных книгах сплошь и рядом встречается распространенное заблуждение, будто эти цифры означают размеры транзисторов, из которых состоит процессор.

В общем, пришло время разобраться с этим вопросом!

Сразу предупреждаю, что статья рассчитана на самый широкий круг читателей, то есть, при желании все сказанное смогут понять даже дети.

Но прежде, чем говорить о нанометрах и техпроцессе, нужно разобраться с транзистором. Без понимания этого устройства весь наш дальнейший разговор будет лишен смысла.

Что такое транзистор в процессоре смартфона? Как он работает и зачем вообще нужен?

Транзистор — это основа любого процессора, памяти и других микросхем. Он представляет собой крошечное устройство, способное работать в двух режимах: усиления или переключения электрического сигнала. Нас интересует именно режим переключателя.

Основа любой вычислительной техники — это единички и нолики. Просмотр видео на смартфоне, прослушивание музыки, дополненная реальность и нейронные сети — все это работает на «единичках и ноликах»:

  • Единица — есть ток
  • Ноль — нет тока

Именно для получения единиц и нулей мы используем транзисторы. Когда из этого миниатюрного устройства выходит ток, мы говорим, что это единица, когда нет никакого электрического сигнала — получаем ноль.

Соответственно, один транзистор — это совершенно бесполезная ерунда, которая не сможет сделать ничего. Даже, чтобы посчитать 2+2 нам нужны десятки транзисторов.

Итак, для создания транзистора мы берем немножко песка (условно какую-то часть одной песчинки) и делаем из него микроскопическую основу:

Это будет наша кремниевая подложка (кремний получают именно из песка). Теперь нужно на эту основу нанести две области. Я думал, стоит ли погружаться в физику этого процесса и объяснять, как эти области делаются и что там происходит на уровне электронов, но решил не перегружать статью излишней информацией. Поэтому будем немножко абстрагироваться.

Итак, делаем две области: в одну ток подаем (вход в транзистор), а из другой — считываем (выход):

Мы сделали эти области внутри кремниевой подложки таким образом, чтобы ток не смог пройти от входа к выходу. Он будет останавливаться самим кремнием (показан зеленым цветом). Чтобы ток смог пройти от входа к выходу по поверхности кремниевой подложки, нужно сверху разместить проводящий материал (скажем, металл) и хорошенько его изолировать:

А теперь самое важное! Когда мы подадим напряжение на этот изолированный кусочек металла, размещенный над кремниевой подложкой, он создаст вокруг себя электрическое поле. Изоляция никак не будет влиять на действие этого электрического поля. И здесь происходит вся «магия»: слой кремния под действием этого электрического поля начинает проводить ток от входа к выходу! То есть, когда мы подаем напряжение, ток может легко протекать между двумя областями:

Вот и все! Осталось дело за малым — подключить «провода» (электроды) ко входу, выходу и кусочку изолированного металла, с помощью которого мы и будем включать/выключать транзистор. Назовем их так:

  • Вход — Исток
  • Выход — Сток
  • Металл с изоляцией — Затвор

МОП-транзистор

Для закрепления материала немножко поиграемся с этим транзистором.

Итак, транзистор находится под напряжением, то есть, электричество подается на исток. Но на затворе тока нет, так как на наш транзистор не «пришла единица». Соответственно затвор «закрыл» транзистор и ток по нему пройти дальше не сможет, так что и на выходе из транзистора мы получаем ноль:

Теперь ситуация изменилась и на затворе транзистора появилось напряжение, которое создало электрическое поле, позволившее току пройти через транзистор от истока к стоку. Как результат — транзистор выдал единицу (есть электрический сигнал):

Вот так все просто! То есть, основное напряжение поступает на вход ко всем транзисторам, но будет ли каждый конкретный транзистор пропускать этот ток дальше — зависит от незначительного напряжения на затворе. Это напряжение может появляться, например, когда другой транзистор, подключенный к этому, отправил электрический импульс («единичку»).

Этого знания более, чем достаточно для того, чтобы ответить на все остальные вопросы, касательно нанометров и логики работы процессора.

О том, какие физические процессы стоят за таким нехитрым переключателем, то есть, что именно заставляет электроны проходить по кремнию, когда над ним появляется электрическое поле, я рассказывать не буду. Возможно, о легировании кремния фосфором и бором, p-n переходах и электрических полях мы поговорим как-нибудь в другой раз. А сейчас перейдем к основному вопросу.

Что такое техпроцесс или где же спрятаны эти «7 нанометров»?

Предположим, у нас есть современный смартфон, процессор которого выполнен по 7-нм техпроцессу. Что внутри такого процессора имеет размер 7 нанометров? Предлагаю вам выбрать правильный вариант ответа:

  • Длина транзистора
  • Ширина транзистора
  • Расстояние между двумя транзисторами
  • Длина затвора
  • Ширина затвора
  • Расстояние между затворами соседних транзисторов

Какой бы вариант вы ни выбрали, ваш ответ — неверный, так как ничего из перечисленного не имеет такого размера. Если бы этот же вопрос я задал лет 20 назад, правильным ответом была бы длина затвора (или длина канала, по которому протекает ток от стока к истоку):

Стоп! Длина канала, ширина, площадь — да какая разница, что в чем измеряется!? Зачем вообще придумали эти названия техпроцессов, для чего они нужны простым людям? Что вообще должен показывать техпроцесс обычному покупателю? Зачем ему знать ту же длину затвора транзистора?

Давным давно один человек по имени Гордон Мур (основатель корпорации Intel) задумался о том, как быстро развиваются технологии. Под словом «развитие» он подразумевал рост количества транзисторов, помещающихся на одной и той же площади. Дело в том, что этот показатель напрямую влияет на скорость вычислений. Процессор, вмещающий всего 1 млн транзисторов будет работать гораздо медленней, чем тот, внутри которого находятся 10 млн транзисторов.

Более того, уменьшая размер транзистора, автоматически снижается его энергопотребление (ток, проходящий через транзистор пропорционален отношению его ширины к длине). Также уменьшается размер затвора и его емкость, позволяя ему переключаться еще быстрее. В общем, одни плюсы!

Так вот, этот человек наблюдал за историей развития вычислительной техники и заметил, что количество транзисторов на кристалле удваивается примерно каждые 2 года. Соответственно, размеры транзисторов уменьшаются на корень из двух раз.

Другими словами, нужно умножать каждую сторону квадратного транзистора на 0.7, чтобы его площадь уменьшилась вдвое:

Это наблюдение получило название «закон Мура» и так родилась маркировка техпроцесса: каждые два года эту цифру умножали на 0.7. Например, при переходе от 1000-нм техпроцесса к 700-нм, количество транзисторов на чипе возросло в 2 раза. Примерно то же можно сказать и обо всех современных процессорах: 14 нм -> 10 нм -> 7 нм -> 5 нм. Каждое последующее поколение просто умножаем на 0.7, предполагая, что количество транзисторов там увеличивалось вдвое.

Повторюсь, до определенного момента эта цифра означала длину канала (или длину затвора), так как эти элементы уменьшались пропорционально размеру транзистора.

Но затем удалось сокращать длину затвора быстрее, чем другие части транзистора. С тех пор связывать размер затвора с техпроцессом стало не совсем корректно, так как это уже не отражало реального увеличения плотности размещения транзисторов на кристалле.

Например, в 250-нм техпроцессе длина затвора составляла 190 нанометров, но транзисторы не были упакованы настолько плотно по сравнению с предыдущим техпроцессом, чтобы называть его 190-нанометровым (по размеру затвора). Это не отражало бы реальную плотность.

Затем длина канала и вовсе перестала уменьшаться каждые два года, так как появилась новая проблема. При дальнейшем уменьшении длины канала, электроны могли обходить узкий затвор, так как блокирующий эффект был недостаточно сильным. Более того, такие утечки возникали постоянно, вызывая повышенное энергопотребление и нагрев транзистора (и, как следствие, всего процессора).

В общем, техпроцесс отвязали от длины затвора и взяли просто группу из нескольких транзисторов (так называемую ячейку) и площадь этой ячейки использовали для названия техпроцесса.

К примеру, в 100-нм техпроцессе ячейка из 6 транзисторов занимала, скажем, 100 000 нанометров (это условная цифра из головы). Компания упорно работала над уменьшением размеров транзисторов или увеличением плотности их размещения и через пару лет добилась того, что в новом процессоре эта же ячейка занимает уже 50 000 нм.

Не важно, уменьшился ли размер транзисторов или просто удалось упаковать их более плотно (за счет сокращения слоя металла и других ухищрений), можно смело говорить, что количество транзисторов на кристалле выросло в два раза. А значит мы умножаем предыдущий техпроцесс (100 нм) на 0.7 и получаем новенький процессор, выполненный по 70-нм техпроцессу.

Однако, когда мы дошли до 22-нанометрового техпроцесса, уменьшать длину затвора уже было нереально, так как электроны проходили бы сквозь этот затвор и транзисторы постоянно бы пропускали ток.

Решение оказалось простым и гениальным — нужно взять канал, по которому проходит ток и поднять его вверх, над кремниевой основной, чтобы он полностью проходил через затвор:

Теперь всё пространство, по которому идет ток, управляется затвором, так как полностью им окружено. А раньше, как мы видим, этот затвор находился сверху над каналом и создавал сравнительно слабый блокирующий эффект.

С новой технологией, получившей название FinFET, можно было продолжать уменьшать длину затвора и размещать еще больше транзисторов, так как они стали более узкими (сравните на картинке ширину канала). Но говорить о размерах транзистора стало вообще бессмысленно. Не совсем понятно даже, как эти размеры теперь высчитывать, когда транзистор из плоского превратился в трехмерный.

Таким образом, техпроцесс полностью «оторвался» от каких-либо реальных величин и просто условно обозначает увеличение плотности транзисторов относительно предыдущего техпроцесса.

К примеру, длина канала в 14-нм процессоре от Intel составляет 24 нанометра, а у Samsung — 30 нанометров. Отличаются и другие метрики этих процессоров, сделанных, казалось бы, по одинаковому техпроцессу. Более того, длина затвора — не самая миниатюрная часть транзистора. В том же 14-нм процессоре ширина канала вообще состоит из нескольких атомов и составляет 8 нанометров! То есть, техпроцесс — это даже не описание самой маленькой части транзистора.

Другими словами, нанометровый техпроцесс не описывает размеры транзисторов. Сегодня это условная цифра, означающая плотность размещения транзисторов или увеличение количества транзисторов относительно предыдущего техпроцесса (что напрямую влияет на быстродействие процессора).

В любом случае, важно запомнить простое правило и пользоваться им при анализе характеристик смартфона:

Разница техпроцесса в 0.7 раз означает двукратное увеличение количества транзисторов

Для примера можем посмотреть на последние чипы от Apple. В 10-нм процессоре Apple A11 Bionic содержится 4.3 млрд транзисторов, а в 7-нм Apple A13 Bionic — 8.5 млрд транзисторов. То есть, видим, что техпроцесс отличается в 0.7 раз, а количество транзисторов — в 2 раза. Соответственно, 7-нм процессор гораздо производительней 10-нанометрового.

Продолжая аналогию, в 5-нм процессоре должно вмещаться в 2 раза больше транзисторов, чем в 7-нанометровом! Если вас не очень удивляет этот факт, обязательно почитайте на досуге мою заметку об экспоненциальном развитии технологий.

Итак, когда вы будете смотреть на два смартфона с 14-нм и 10-нм процессорами, то знайте что в последнем гораздо больше транзисторов, соответственно, его вычислительная мощность заметно выше. Так и следует пользоваться «техпроцессом» при выборе смартфона.

А если вам интересно, как эти бездушные транзисторы умеют «думать», делать сложные вычисления, показывать фильмы или проигрывать музыку, тогда ответы на эти вопросы читайте в нашем новом материале!

Алексей, глав. редактор Deep-Review

 

P.S. Не забудьте подписаться в Telegram на первый научно-популярный сайт о мобильных технологиях — Deep-Review, чтобы не пропустить очень интересные материалы, которые мы сейчас готовим!

 

улучшенный 10-нм техпроцесс, 5 ГГц в ультрабуках и ноутбучный 5G-модем

31 мая началась выставка Computex 2021, на которой уже отметилась Intel. И начала свои анонсы компания с топовых процессоров для ультрабуков линейки Tiger Lake-U, а именно Core i7-1195G7 и Core i5-1155G7. Они, как и их предшественники, имеют по 4 ядра и 8 потоков и базируются на 10-нм техпроцессе, однако оптимизации производства позволили им работать на более высоких частотах.

Так, в случае с Core i7 частота на одно ядро может достигать 5 ГГц, а у Core i5 этот показатель 4.5 ГГц, что можно назвать отличным уровнем для ультрабучных CPU с теплопакетом до 28 Вт. Кроме того, подросли и частоты интегрированной графики Xe, на 100 МГц, до 1.4 и 1.35 ГГц соответственно, что также даст небольшую прибавку производительности в рабочих приложениях. Остальные характеристики не изменились: это поддержка шины PCIe 4.0 и памяти DDR4-3200 и LPDDR4x-4266.

Кроме обновленных процессоров, Intel представила 5G-модем для ноутбуков, разработанный совместно с MediaTek. Он имеет обычный форм-фактор M.2, что позволяет его поставить почти в любой современный лэптоп и даже ПК. Работать модем может в сетях 5G NR, то есть ниже 6 ГГц. Из его особенностей можно выделить скорость загрузки в 4.7 Гбит/с, скорость отдачи до 1.25 Гбит/с, а также поддержку eSIM. Разумеется, есть и поддержка предыдущих стандартов связи, таких как LTE и 3G.

Ну и под конец Intel рассказала о «значительном прорыве для x86-архитектур» — линейке процессоров Alder Lake (12-ое поколение), продемонстрировав ноутбук с таким CPU. По словам представителя компании, такие решения получат сразу две новые процессорные архитектуры («быструю» и «энергоэффективную»), а 10-нм техпроцесс будет улучшен за счет более быстрых транзисторов и новых конденсаторов.

Также было отмечено, что первые образцы таких CPU уже отправились производителям ноутбуков, так что первые решения на «x86 big.LITTLE» мы можем увидеть уже к концу года.


iGuides в Telegram — t.me/igmedia
iGuides в Яндекс.Дзен — zen.yandex.ru/iguides.ru

Переход на 2 нм и тонкости техпроцесса

Иан Катрис с AnandTech написал интересную заметку о новом первом в мире 2 нм процессоре от IBM. Вещь интересная, так что считаю полезным поделиться. 

По материалам AnandTech

Каждое новое десятилетие проверяет на прочность пределы закона Мура, и это десятилетие ничем не отличается. Благодаря Extreme Ultra Violet (EUV) и другим технологическим улучшениям появилась возможность ещё больше уменьшить размер транзисторов.

Тут следует пояснить, что несмотря на то, что новость озаглавлена как «переход на технологический процесс производства 2 нм», это переход не в классическом понимании. Дело в том, что раньше уменьшение техпроцесса было эквивалентной метрикой для размера элемента на кристалле в 2D (в смысле, в двух измерениях, то есть на плоскости), например, так было с 90 нм, 65 нм и 40 нм. Однако с распространением технологии производства FinFETs и 3D-дизайна транзисторов произошло изменение, и теперь для простоты по-прежнему говорят «5-нанометровые транзисторы», но понимают как «пятинанометровые транзисторы в эквиваленте 2D-дизайна». По факту некоторые вспомогательные части транзисторов (например, ребра с изоляцией) могут быть «толще», чем 5 нм. Однако тут нанометровая метрика используется в контексте повышения плотности расположения транзисторов на плате.  То есть транзисторы могут быть толще, но на плоскости их разместили так, что это количество соответствует заявленному техпроцессу. 

В пресс-релизе говорится, что разработка IBM 2-нм техпроцессов улучшит производительность на 45% при той же мощности или приведет к 75% энергоэффективности при той же производительности по сравнению с современными 7-нм процессорами. IBM также подчеркивает, что компания была первой как при разработке 7 нм техпроцесса в 2015 году, так и 5 нм в 2017 году. При этом с 5 нм произошел переход с FinFET на технологии нанолистов, которые позволяют более точно настраивать характеристики напряжения отдельных транзисторов.

Таким образом, IBM заявляет, что, во-первых, она по-прежнему великая и инновационная компания, а, во-вторых, с помощью этой технологии можно разместить «50 миллиардов транзисторов на микросхеме размером с ноготь». Журналисты Anandtech первым делом обратились к IBM с просьбой разъяснить, что в компании понимают под размером ногтя, и получили ответ, что речь о площади 150 квадратных миллиметров. Таким образом, плотность транзисторов IBM составляет 333 миллиона транзисторов на квадратный миллиметр.

Пиковая плотность транзисторов в миллионах транзисторов на квадратный миллиметр

Размеры IBM TSMC Intel Samsung
22нм     16,5  
16нм/14нм   28,88 44,67 33,32
10нм   52,51 100,76 51,82
7нм   91,2 237,18 95,08
5нм   171,3    
3нм   292,21    
2нм 333,33      

Данные собраны из доступных открытых источников. У разных производителей понимание техпроцесса и плотности может отличаться.

Как видите, у разных производителей официальные названия техпроцессов обладают разной плотностью. Стоит отметить, что значения плотности часто указываются как пиковая плотность для компоновки транзисторов. Однако, например, самые быстрые части процессора могут обладать даже в 2 раза меньшей плотностью расположения транзисторов. Обычно это связано с вопросами температуры (то есть, по сути, им дают больше пространства, чтобы они в кучке не перегревались и не выходили из строя).



Судя по картинкам, IBM использует трехступенчатую технологию посадки транзисторов (Gate-All-Around — GAA). Samsung планирует использовать GAA при переходе на 3 нм, а TSMC хочет подождать до перехода на 2 нм. В свою очередь, Intel по ожиданиям аналитиков перейдет на GAA при производстве процессоров по техпроцессу 5 нм. 

GAA в разрезе. То есть башенки транзисторов всё выше, но в 2D это рост количества транзисторов на одной площади.

Трехступенчатая GAA башенка от IBM обладает высотой 75 нм и шириной 40 нм. Расстояние между блоками — 5 нм.

Если вас интересует, почему вообще IBM является первой компанией, разработавшей 2-нм техпроцесс, то ответ прост. Сегодня IBM обладает одним из ведущих мировых R&D (исследовательским центром) по полупроводниковым технологиям. Несмотря на отсутствие портфеля привычных коммерческих решений на продажу (как у Samsung или Qualcomm), IBM вместе с другими компаниями занята разработкой.  

Также тут можно отметить, что IBM продала свое производство GlobalFoundries (это американская компания, занимающаяся производством полупроводниковых интегральных схем) с 10-летним партнерским соглашением еще в 2014 году. Ещё IBM в настоящее время работает с Samsung и недавно объявила о партнерстве с Intel. Несомненно, Intel и Samsung будут сотрудничать с IBM, так как обе компании разрабатывают собственные коммерческие чипсеты. 

Кроме пресс-релиза, фотографию «вафли» (wafer – полупроводниковая пластина, на поверхности которой производится массив полупроводников и интегральных схем) и заявления, что продукт создали в исследовательской лаборатории в Олбани, пока что никакой подробной информации IBM не представила, так что можно предположить, что на текущий момент собрали лишь демо-образец с базовой логикой, демонстрирующий, что в целом всё работает. 

Заключение

2 нм чипсеты или процессоры – это вещь, безусловно, интересная. Например, учитывая, что и текущую мощность чипсетов в смартфонах некуда девать, возможно, будут представлены новые энергоэффективные решения, которые при сохранении текущих показателей производительности будут на 75% экономичнее. А вот процессорам в ноутбуках больше пригодится прирост производительности. 

Интересно, что получается, что IBM значительно обходит по времени остальных игроков рынка. Впрочем, TSMC говорит, что уже в следующем году перейдет на производство чипсетов и процессоров по технологии 4 нм и 3 нм. 

Так как IBM в основном разрабатывает решения для собственных нужд, непонятно, когда будут представлены конкретные продукты. Хотя, учитывая сотрудничество с Intel и Samsung, наработки IBM могут опосредованно попасть на рынок. Ну и для полноты картины стоит отметить, что в этом году IBM планирует представить свой собственный 7-нм процессор, который будет использоваться в Power Systems (Power Systems – это линейка серверов от IBM, работающая на архитектуре POWER (RISC)).

Очевидно, что порядок вещей релиз IBM не изменит и на рынок 2 нм чипсеты раньше времени не попадут. Однако хорошо знать, что технологии развиваются, а нам как пользователям электроники есть чему радоваться и удивляться.

Intel признает недостатки 10-нм техпроцесса

Мы уже несколько раз говорили о текущих проблемах Intel с 10-нм техпроцессом. Чиповый гигант уже извинялся за задержки. Но компания твердо придерживалась позиции, что все группы продуктов в ближайшие месяцы будут переведены на 10-нм технологию.

На данный момент процессоры Ice Lake действительно производятся по 10-нм техпроцессу. За ними скоро должны последовать процессоры Lakefield. Также и некоторые специальные процессоры, такие как Atom P5900, тоже производятся по 10 нм. Наконец, на протяжении года Intel планирует начать выпуск процессоров Xeon на дизайне Ice Lake.

Финансовый директор Intel Джордж Девис рассказал о проблемах на конференции Morgan Stanley. Доступна и аудиозапись. Хотя мы «безусловно находимся в эпохе 10 нм», конкурентов догнать не получится. Intel собирается вернуть паритет с 7-нм техпроцессом, который будет запущен с конца 2021 года. А с 5-нм техпроцессом Intel вернет себе роль лидера.

Тем не менее, Intel считает, что добилась серьезного прогресса с техпроцессом 10nm+. Он представляет собой дальнейшую оптимизацию 10-нм техпроцесса. Подобные оптимизации выполнялись и ранее, например, с 14-нм техпроцессом. Причем в случае 14-нм технологии Intel вносила их несколько раз, выжимая максимум. Из-за задержек с 10-нм техпроцессом Intel смогла сделать 14-нм техпроцесс максимально эффективным. До такой степени, что данный уровень недостижим с 10-нм технологией. Как утверждает Intel.

«Look, this isn’t just going to be the best node that Intel has ever had. It’s going to be less productive than 14nm, less productive than 22nm, but we’re excited about the improvements that we’re seeing and we expect to start the 7nm period with a much better profile of performance over that starting at the end of 2021.»

Таким образом, Intel рано или поздно сместит фокус на 7-нм техпроцесс и не будет выжимать максимум из 10-нм техпроцесса. Пусть даже некоторые оптимизации 10 нм уже внедрены.

Ближайшие месяцы покажут, сможет ли Intel наладить массовое производство по 10-нм техпроцессу. Здесь интересна доля выхода годных кристаллов, особенно для крупных чипов. Также остается вопрос тактовых частот, на которых могут работать 10-нм кристаллы.

Техпроцессы сложно сравнивать напрямую

Производители чипов любят хвастаться новыми рекордами миниатюризации техпроцессов — независимо от того, используют ли они свои мощности или контрактных производителей. Intel, Samsung, GlobalFoundries и TSMC постоянно соревнуются друг с другом. Однако заявляемые характеристики 16, 14, 10 или 7 нм уже не являются определяющими, то есть их нельзя использовать для сравнения техпроцессов. Следует оценивать и другие характеристики техпроцесса (Fin Pitch, Min Metal Pitch, Cell Height и Gate Pitch).

В 2017 году Intel была очень оптимистично настроена по поводу перехода на 10-нм техпроцесс. Здесь можно привести сравнительные данные тех времен.








Сравнение техпроцессов
  Intel 14 нм Intel 10 нм TSMC 10 нм TSMC 7 нм Samsung 7 нм
Fin Pitch 42 нм 34 нм 36 нм 30 нм 27 нм
Min Metal Pitch 52 нм 36 нм 44 нм 40 нм 36 нм
Gate Pitch 70 нм 54 нм 66 нм 57 нм 54 нм
Fin Width 8 нм 7 нм 6 нм 6 нм
Fin Height 42 нм 53 нм 42 нм 52 нм
SRAM 0,0499 µm² 0,0312 µm² 0,042 µm² 0,021 µm² 0,026 µm²

Производители не всегда раскрывают карты по поводу спецификаций техпроцессов. Но мы все же собрали ряд сведений. Ниже пояснены некоторые термины.

  • Fin Pitch: расстояние между ребрами (эмиттер и коллектор) транзистора
  • Min Metal Pitch: минимальное расстояние между двумя слоями металла
  • Fin Height: высота ребер от подложки Si в слое оксида
  • Fin Width: толщина ребер

Кроме того, производители постоянно вносят оптимизации в свои техпроцессы, которые сложно отразить в таблице. Также одинаковые техпроцессы иногда могут на категории, например, High Performance (HP) или High Density (HD).

Подписывайтесь на группы Hardwareluxx ВКонтакте и Facebook, а также на наш канал в Telegram (@hardwareluxxrussia).

Процесс литографии 10 нм — WikiChip

Процесс литографии 10 нм (10 нм) — это технологический узел производства полупроводников, служащий усадкой по сравнению с процессом 14 нм. Термин «10 нм» — это просто коммерческое название поколения определенного размера и его технологии, в отличие от длины затвора или половинного шага. В настоящее время вводится 10-нм узел, который в 2018/2019 году должен быть заменен на 7-нм.

Обзор [править]

Впервые представленный в период с 2017 по 2019 год, техпроцесс 10 нм характеризуется использованием транзисторов FinFET с шагом ребер 30-40 нм.Эти узлы обычно имеют шаг затвора в диапазоне 50-60 нм и минимальный шаг металла в диапазоне 30-40 нм. Из-за небольших размеров элементов для критических размеров впервые в крупносерийном производстве было применено четырехканальное и тройное нанесение рисунка.

Промышленность [править]

При передовом 10-нанометровом техпроцессе только 3 завода по производству полупроводников обладают такими производственными возможностями: Intel, Samsung и TSMC.

Из-за торговых наименований, геометрия у ведущих производителей сильно различается.Хотя 10-нм техпроцессы TSMC и Samsung немного плотнее, чем 14-нм Intel, по плотности необработанной логики, они намного ближе к 14-нм Intel, чем к 10-нм Intel (например, шаг металла Samsung всего на 1 нанометр короче, чем 14-нм Intel).

Имя процесса
1-е производство
Литография Литография
Погружение
Экспозиция
Вафля Тип
Размер
Транзистор Тип
Напряжение
Ребро Шаг
Ширина
Высота
Длина ворот (L г )
Шаг контактного затвора (CPP)
Минимальный шаг металла (MMP)
битовая ячейка SRAM High-Perf (л. С.)
высокой плотности (HD)
Низкое напряжение (LV)
Битовая ячейка DRAM eDRAM
Intel TSMC Samsung Common Platform Alliance Common Platform Alliance — результат совместной работы IBM, Samsung, GlobalFoundries, STMicroelectronics, UMC Paper
P1274 (ЦП) / P1275 (SoC) 10FF 10LPE

1 st поколения; 10 нм Low Power Early

, 10LPP

2 nd поколение; 10 нм Low Power Plus

, 10LPU

3 rd поколения; 10 нм маломощный Ultimate

2018 июнь 2017 Апрель 2017
193 нм 193 нм 193 нм 193 нм
Есть Есть Есть Да
SAQP SAQP LELELE САДП
Навалом навалом навалом Bulk / SOI
300 мм 300 мм 300 мм 300 мм
FinFET FinFET FinFET FinFET
0.70 В 0,70 В 0,75 В 0,75 В
Значение 14 нм Δ Значение 16 нм Δ Значение 14 нм Δ Значение 14 нм Δ
34 нм 0,81 х 36 нм 0,75 х 42 нм 0,88x
7 нм 0,88x 6 нм
53 нм 1.26x 42 нм 1,35x
20 нм 1.00x;
54 нм 0,77x 66 нм (64 нм * ) 0,73 х 68 нм 0,87 х 64 нм 0,80x
36 нм 0.69x 44 нм (42 нм * ) 0,69 х 48 нм 0,75 х 48 нм 0,75x
0,0441 мкм² 0,62x 0,049 мкм² 0,61 х ​​
0,0312 мкм² 0,62x 0,042 мкм² 0,57 х 0,040 мкм² 0,63 х 0.053 мкм² 0,65x
0,0367 мкм² 0,62x

* — Значение, полученное на конференции IEEE ISSCC / IEDM / VLSI.

Intel [править]

См. Также: История технологических процессов Intel

Анонсированный во время Intel Technology and Manufacturing Day 2017, процесс Intel 10 нм (P1274) — это первый крупносерийный производственный процесс Intel, в котором используется самовыравнивающийся четырехканальный узор (SAQP), производство которого начнется во второй половине 2017 года.Intel подробно описала гипермасштабирование, маркетинговый термин для набора методов, используемых для масштабирования транзистора, SAQP, одиночного фиктивного затвора и контакта через активный затвор (COAG). Первоначальный 10-нм техпроцесс Intel имеет на 60% меньшую мощность и на 25% лучшую производительность, чем их первоначальный 14-нм техпроцесс, но на самом деле он будет иметь более низкую производительность, чем их процесс «14 нм ++». Intel ожидает, что их процесс «10 нм +» превзойдет это.

10-нанометровый техпроцесс Intel примерно в 1,7 раза превышает исходную логическую плотность следующего 10-нанометрового процесса с максимальной плотностью, хотя из-за агрессивных методов разбиения на них у них также есть самый сложный процесс, доступный на сегодняшний день.Процесс может поддерживать несколько пороговых напряжений и имеет 12 металлических соединительных слоев, два нижних из которых изготовлены из кобальта. Это первый раз, когда кобальт используется на узле крупносерийного производства. Из-за постоянно уменьшающейся геометрии провода становятся все меньше с каждым узлом.

При длине волны 10 нм провода становятся настолько маленькими, что барьерный слой занимает большую часть межсоединения, в результате чего остается меньше места для самой меди. По мере уменьшения поперечного сечения провода сопротивление растет экспоненциально.Кобальт призван решить эту проблему, он не диффундирует в окружающий материал, поэтому барьерный слой может быть уменьшен. И хотя он имеет более высокое сопротивление, чем массивная медь, он имеет в два раза меньшее сопротивление в очень маленьких проводах. Это можно объяснить более крупными проволоками из-за уменьшенного барьерного слоя и большего размера зерна, что снижает рассеяние электронов. Он также в 10 раз лучше сопротивляется миграции электронов.

Intel будет использовать свой первоначальный 10-нм техпроцесс для своих микропроцессоров на базе Cannon Lake, которые используются исключительно для мобильных устройств.Затем они будут использовать процесс второго поколения, «10 нм +», для процессоров на базе Ice Lake, которые будут использоваться для основной и серверной платформы.

Samsung [редактировать]

Компания Samsung продемонстрировала свою 128-мегабитную пластину SRAM, полученную по 10-нм техпроцессу FinFET. Samsung, которая, в отличие от Intel, использует LELELE (лито-травление-лито-травление-лито-травление), в мае 2017 года нарастила массовое производство. ChipWorks / TechInsight измерили CPP / MMP, что немного меньше, чем в документе Common Platform Alliance Paper, который был представлен в 2016 году при шаге контактирующего затвора 68 нм, шаге металлического затвора 51 нм, неглубокой изоляции траншеи двойной глубины (STI) и имел один фиктивный затвор.

Samsung 128 Mib SRAM демонстрационная пластина 10 нм
Емкость Kib
Технология 10 нм FinFET
Напряжение питания 1,8 В (вход / выход)
Размер битовой ячейки 0,040 мкм²
макроконфигурации 256×512 Kib
128 Mib
Тестовые характеристики Программируемый предохранитель
Размер матрицы 75.6 мм²

Первоначальным процессом Samsung был 10LPE (10 Low-Power Early), который был заменен усовершенствованным процессом второго поколения 10LPP (10 Low-Power Plus). Samsung намеревается представить усовершенствованный 10-нанометровый процесс третьего поколения под названием 8LPP (8 Low Power Plus), который дополнительно улучшит производительность и представит небольшое увеличение плотности за счет усовершенствования ячеек и более узкого металлического шага. Улучшения 8LPP по сравнению с 10LPP аналогичны их улучшениям 11LPP по сравнению с 14LPP.Стоит отметить, что Samsung намеревается сделать 8LPP своим последним узлом, не относящимся к EUV. Все последующие узлы будут использовать EUV.

TSMC [редактировать]

TSMC сообщила о шаге поликристалла 64 нм с шагом металла 42 нм. TechInsight измерил их на 66 нм и 44 нм соответственно. 10FF — это второй процесс, в котором используется FinFET, и первое в отрасли использование Quad-Patterning. Это позволяет полностью усадить узел, обеспечивая двукратное увеличение логической плотности по сравнению с их 16-нм техпроцессом. Процесс 10FF будет иметь на 15% более высокую производительность при потреблении на 35% меньше энергии.

10 нм микропроцессоры [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Микроархитектуры 10 нм [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Документы [править]

Ссылки [править]

  • Марк Бор, Intel. День технологий и производства Intel. 28 марта 2017 г.
  • Samsung использует LELELE на основании своего пресс-релиза об их 10-нм технологии FinFET от 17 октября 2016 года.
  • Seo, K-I., Et al. «10-нанометровая платформа для приложений с низким энергопотреблением и высокой производительностью, включающая устройства FINFET с многофункциональным стеком затворов на больших объемах и SOI». Технология СБИС (VLSI-Technology): Сборник технических статей, Симпозиум 2014 г. IEEE, 2014.
  • Cho, H-J., Et al. «10-нанометровая технология на основе Si FinFET со стеком затворов с несколькими Vt для приложений с низким энергопотреблением и высокой производительностью». Технология СБИС, Симпозиум IEEE 2016 г. IEEE, 2016.
  • Song, Taejoong, et al.«10 нм FinFET 128 МБ SRAM с системой вспомогательной регулировки для оптимизации мощности, производительности и площади». Журнал IEEE по твердотельным схемам (2016).
  • Клинтон, Майкл и др. «12.3 Маломощная и высокопроизводительная 10-нм архитектура SRAM для мобильных приложений». Конференция по твердотельным схемам (ISSCC), 2017 IEEE International. IEEE, 2017.
  • Фактический размер транзистора

  • Samsung был измерен ChipWorks / TechInsight на основе Qualcomm Snapdragon 835, который производится по 10-нм техпроцессу.
  • TechInsights TSMC Анализ процесса 10 нм

Процесс литографии 10 нм — WikiChip

Процесс литографии 10 нм (10 нм) — это технологический узел производства полупроводников, служащий усадкой по сравнению с процессом 14 нм. Термин «10 нм» — это просто коммерческое название поколения определенного размера и его технологии, в отличие от длины затвора или половинного шага. В настоящее время вводится 10-нм узел, который в 2018/2019 году должен быть заменен на 7-нм.

Обзор [править]

Впервые представленный в период с 2017 по 2019 год, техпроцесс 10 нм характеризуется использованием транзисторов FinFET с шагом ребер 30-40 нм. Эти узлы обычно имеют шаг затвора в диапазоне 50-60 нм и минимальный шаг металла в диапазоне 30-40 нм. Из-за небольших размеров элементов для критических размеров впервые в крупносерийном производстве было применено четырехканальное и тройное нанесение рисунка.

Промышленность [править]

При передовом 10-нанометровом техпроцессе только 3 завода по производству полупроводников обладают такими производственными возможностями: Intel, Samsung и TSMC.

Из-за торговых наименований, геометрия у ведущих производителей сильно различается. Хотя 10-нм техпроцессы TSMC и Samsung немного плотнее, чем 14-нм Intel, по плотности необработанной логики, они намного ближе к 14-нм Intel, чем к 10-нм Intel (например, шаг металла Samsung всего на 1 нанометр короче, чем 14-нм Intel).

Имя процесса
1-е производство
Литография Литография
Погружение
Экспозиция
Вафля Тип
Размер
Транзистор Тип
Напряжение
Ребро Шаг
Ширина
Высота
Длина ворот (L г )
Шаг контактного затвора (CPP)
Минимальный шаг металла (MMP)
битовая ячейка SRAM High-Perf (л. С.)
высокой плотности (HD)
Низкое напряжение (LV)
Битовая ячейка DRAM eDRAM
Intel TSMC Samsung Common Platform Alliance Common Platform Alliance — результат совместной работы IBM, Samsung, GlobalFoundries, STMicroelectronics, UMC Paper
P1274 (ЦП) / P1275 (SoC) 10FF 10LPE

1 st поколения; 10 нм Low Power Early

, 10LPP

2 nd поколение; 10 нм Low Power Plus

, 10LPU

3 rd поколения; 10 нм маломощный Ultimate

2018 июнь 2017 Апрель 2017
193 нм 193 нм 193 нм 193 нм
Есть Есть Есть Да
SAQP SAQP LELELE САДП
Навалом навалом навалом Bulk / SOI
300 мм 300 мм 300 мм 300 мм
FinFET FinFET FinFET FinFET
0.70 В 0,70 В 0,75 В 0,75 В
Значение 14 нм Δ Значение 16 нм Δ Значение 14 нм Δ Значение 14 нм Δ
34 нм 0,81 х 36 нм 0,75 х 42 нм 0,88x
7 нм 0,88x 6 нм
53 нм 1.26x 42 нм 1,35x
20 нм 1.00x;
54 нм 0,77x 66 нм (64 нм * ) 0,73 х 68 нм 0,87 х 64 нм 0,80x
36 нм 0.69x 44 нм (42 нм * ) 0,69 х 48 нм 0,75 х 48 нм 0,75x
0,0441 мкм² 0,62x 0,049 мкм² 0,61 х ​​
0,0312 мкм² 0,62x 0,042 мкм² 0,57 х 0,040 мкм² 0,63 х 0.053 мкм² 0,65x
0,0367 мкм² 0,62x

* — Значение, полученное на конференции IEEE ISSCC / IEDM / VLSI.

Intel [править]

См. Также: История технологических процессов Intel

Анонсированный во время Intel Technology and Manufacturing Day 2017, процесс Intel 10 нм (P1274) — это первый крупносерийный производственный процесс Intel, в котором используется самовыравнивающийся четырехканальный узор (SAQP), производство которого начнется во второй половине 2017 года.Intel подробно описала гипермасштабирование, маркетинговый термин для набора методов, используемых для масштабирования транзистора, SAQP, одиночного фиктивного затвора и контакта через активный затвор (COAG). Первоначальный 10-нм техпроцесс Intel имеет на 60% меньшую мощность и на 25% лучшую производительность, чем их первоначальный 14-нм техпроцесс, но на самом деле он будет иметь более низкую производительность, чем их процесс «14 нм ++». Intel ожидает, что их процесс «10 нм +» превзойдет это.

10-нанометровый техпроцесс Intel примерно в 1,7 раза превышает исходную логическую плотность следующего 10-нанометрового процесса с максимальной плотностью, хотя из-за агрессивных методов разбиения на них у них также есть самый сложный процесс, доступный на сегодняшний день.Процесс может поддерживать несколько пороговых напряжений и имеет 12 металлических соединительных слоев, два нижних из которых изготовлены из кобальта. Это первый раз, когда кобальт используется на узле крупносерийного производства. Из-за постоянно уменьшающейся геометрии провода становятся все меньше с каждым узлом.

При длине волны 10 нм провода становятся настолько маленькими, что барьерный слой занимает большую часть межсоединения, в результате чего остается меньше места для самой меди. По мере уменьшения поперечного сечения провода сопротивление растет экспоненциально.Кобальт призван решить эту проблему, он не диффундирует в окружающий материал, поэтому барьерный слой может быть уменьшен. И хотя он имеет более высокое сопротивление, чем массивная медь, он имеет в два раза меньшее сопротивление в очень маленьких проводах. Это можно объяснить более крупными проволоками из-за уменьшенного барьерного слоя и большего размера зерна, что снижает рассеяние электронов. Он также в 10 раз лучше сопротивляется миграции электронов.

Intel будет использовать свой первоначальный 10-нм техпроцесс для своих микропроцессоров на базе Cannon Lake, которые используются исключительно для мобильных устройств.Затем они будут использовать процесс второго поколения, «10 нм +», для процессоров на базе Ice Lake, которые будут использоваться для основной и серверной платформы.

Samsung [редактировать]

Компания Samsung продемонстрировала свою 128-мегабитную пластину SRAM, полученную по 10-нм техпроцессу FinFET. Samsung, которая, в отличие от Intel, использует LELELE (лито-травление-лито-травление-лито-травление), в мае 2017 года нарастила массовое производство. ChipWorks / TechInsight измерили CPP / MMP, что немного меньше, чем в документе Common Platform Alliance Paper, который был представлен в 2016 году при шаге контактирующего затвора 68 нм, шаге металлического затвора 51 нм, неглубокой изоляции траншеи двойной глубины (STI) и имел один фиктивный затвор.

Samsung 128 Mib SRAM демонстрационная пластина 10 нм
Емкость Kib
Технология 10 нм FinFET
Напряжение питания 1,8 В (вход / выход)
Размер битовой ячейки 0,040 мкм²
макроконфигурации 256×512 Kib
128 Mib
Тестовые характеристики Программируемый предохранитель
Размер матрицы 75.6 мм²

Первоначальным процессом Samsung был 10LPE (10 Low-Power Early), который был заменен усовершенствованным процессом второго поколения 10LPP (10 Low-Power Plus). Samsung намеревается представить усовершенствованный 10-нанометровый процесс третьего поколения под названием 8LPP (8 Low Power Plus), который дополнительно улучшит производительность и представит небольшое увеличение плотности за счет усовершенствования ячеек и более узкого металлического шага. Улучшения 8LPP по сравнению с 10LPP аналогичны их улучшениям 11LPP по сравнению с 14LPP.Стоит отметить, что Samsung намеревается сделать 8LPP своим последним узлом, не относящимся к EUV. Все последующие узлы будут использовать EUV.

TSMC [редактировать]

TSMC сообщила о шаге поликристалла 64 нм с шагом металла 42 нм. TechInsight измерил их на 66 нм и 44 нм соответственно. 10FF — это второй процесс, в котором используется FinFET, и первое в отрасли использование Quad-Patterning. Это позволяет полностью усадить узел, обеспечивая двукратное увеличение логической плотности по сравнению с их 16-нм техпроцессом. Процесс 10FF будет иметь на 15% более высокую производительность при потреблении на 35% меньше энергии.

10 нм микропроцессоры [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Микроархитектуры 10 нм [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Документы [править]

Ссылки [править]

  • Марк Бор, Intel. День технологий и производства Intel. 28 марта 2017 г.
  • Samsung использует LELELE на основании своего пресс-релиза об их 10-нм технологии FinFET от 17 октября 2016 года.
  • Seo, K-I., Et al. «10-нанометровая платформа для приложений с низким энергопотреблением и высокой производительностью, включающая устройства FINFET с многофункциональным стеком затворов на больших объемах и SOI». Технология СБИС (VLSI-Technology): Сборник технических статей, Симпозиум 2014 г. IEEE, 2014.
  • Cho, H-J., Et al. «10-нанометровая технология на основе Si FinFET со стеком затворов с несколькими Vt для приложений с низким энергопотреблением и высокой производительностью». Технология СБИС, Симпозиум IEEE 2016 г. IEEE, 2016.
  • Song, Taejoong, et al.«10 нм FinFET 128 МБ SRAM с системой вспомогательной регулировки для оптимизации мощности, производительности и площади». Журнал IEEE по твердотельным схемам (2016).
  • Клинтон, Майкл и др. «12.3 Маломощная и высокопроизводительная 10-нм архитектура SRAM для мобильных приложений». Конференция по твердотельным схемам (ISSCC), 2017 IEEE International. IEEE, 2017.
  • Фактический размер транзистора

  • Samsung был измерен ChipWorks / TechInsight на основе Qualcomm Snapdragon 835, который производится по 10-нм техпроцессу.
  • TechInsights TSMC Анализ процесса 10 нм

Процесс литографии 10 нм — WikiChip

Процесс литографии 10 нм (10 нм) — это технологический узел производства полупроводников, служащий усадкой по сравнению с процессом 14 нм. Термин «10 нм» — это просто коммерческое название поколения определенного размера и его технологии, в отличие от длины затвора или половинного шага. В настоящее время вводится 10-нм узел, который в 2018/2019 году должен быть заменен на 7-нм.

Обзор [править]

Впервые представленный в период с 2017 по 2019 год, техпроцесс 10 нм характеризуется использованием транзисторов FinFET с шагом ребер 30-40 нм. Эти узлы обычно имеют шаг затвора в диапазоне 50-60 нм и минимальный шаг металла в диапазоне 30-40 нм. Из-за небольших размеров элементов для критических размеров впервые в крупносерийном производстве было применено четырехканальное и тройное нанесение рисунка.

Промышленность [править]

При передовом 10-нанометровом техпроцессе только 3 завода по производству полупроводников обладают такими производственными возможностями: Intel, Samsung и TSMC.

Из-за торговых наименований, геометрия у ведущих производителей сильно различается. Хотя 10-нм техпроцессы TSMC и Samsung немного плотнее, чем 14-нм Intel, по плотности необработанной логики, они намного ближе к 14-нм Intel, чем к 10-нм Intel (например, шаг металла Samsung всего на 1 нанометр короче, чем 14-нм Intel).

Имя процесса
1-е производство
Литография Литография
Погружение
Экспозиция
Вафля Тип
Размер
Транзистор Тип
Напряжение
Ребро Шаг
Ширина
Высота
Длина ворот (L г )
Шаг контактного затвора (CPP)
Минимальный шаг металла (MMP)
битовая ячейка SRAM High-Perf (л. С.)
высокой плотности (HD)
Низкое напряжение (LV)
Битовая ячейка DRAM eDRAM
Intel TSMC Samsung Common Platform Alliance Common Platform Alliance — результат совместной работы IBM, Samsung, GlobalFoundries, STMicroelectronics, UMC Paper
P1274 (ЦП) / P1275 (SoC) 10FF 10LPE

1 st поколения; 10 нм Low Power Early

, 10LPP

2 nd поколение; 10 нм Low Power Plus

, 10LPU

3 rd поколения; 10 нм маломощный Ultimate

2018 июнь 2017 Апрель 2017
193 нм 193 нм 193 нм 193 нм
Есть Есть Есть Да
SAQP SAQP LELELE САДП
Навалом навалом навалом Bulk / SOI
300 мм 300 мм 300 мм 300 мм
FinFET FinFET FinFET FinFET
0.70 В 0,70 В 0,75 В 0,75 В
Значение 14 нм Δ Значение 16 нм Δ Значение 14 нм Δ Значение 14 нм Δ
34 нм 0,81 х 36 нм 0,75 х 42 нм 0,88x
7 нм 0,88x 6 нм
53 нм 1.26x 42 нм 1,35x
20 нм 1.00x;
54 нм 0,77x 66 нм (64 нм * ) 0,73 х 68 нм 0,87 х 64 нм 0,80x
36 нм 0.69x 44 нм (42 нм * ) 0,69 х 48 нм 0,75 х 48 нм 0,75x
0,0441 мкм² 0,62x 0,049 мкм² 0,61 х ​​
0,0312 мкм² 0,62x 0,042 мкм² 0,57 х 0,040 мкм² 0,63 х 0.053 мкм² 0,65x
0,0367 мкм² 0,62x

* — Значение, полученное на конференции IEEE ISSCC / IEDM / VLSI.

Intel [править]

См. Также: История технологических процессов Intel

Анонсированный во время Intel Technology and Manufacturing Day 2017, процесс Intel 10 нм (P1274) — это первый крупносерийный производственный процесс Intel, в котором используется самовыравнивающийся четырехканальный узор (SAQP), производство которого начнется во второй половине 2017 года.Intel подробно описала гипермасштабирование, маркетинговый термин для набора методов, используемых для масштабирования транзистора, SAQP, одиночного фиктивного затвора и контакта через активный затвор (COAG). Первоначальный 10-нм техпроцесс Intel имеет на 60% меньшую мощность и на 25% лучшую производительность, чем их первоначальный 14-нм техпроцесс, но на самом деле он будет иметь более низкую производительность, чем их процесс «14 нм ++». Intel ожидает, что их процесс «10 нм +» превзойдет это.

10-нанометровый техпроцесс Intel примерно в 1,7 раза превышает исходную логическую плотность следующего 10-нанометрового процесса с максимальной плотностью, хотя из-за агрессивных методов разбиения на них у них также есть самый сложный процесс, доступный на сегодняшний день.Процесс может поддерживать несколько пороговых напряжений и имеет 12 металлических соединительных слоев, два нижних из которых изготовлены из кобальта. Это первый раз, когда кобальт используется на узле крупносерийного производства. Из-за постоянно уменьшающейся геометрии провода становятся все меньше с каждым узлом.

При длине волны 10 нм провода становятся настолько маленькими, что барьерный слой занимает большую часть межсоединения, в результате чего остается меньше места для самой меди. По мере уменьшения поперечного сечения провода сопротивление растет экспоненциально.Кобальт призван решить эту проблему, он не диффундирует в окружающий материал, поэтому барьерный слой может быть уменьшен. И хотя он имеет более высокое сопротивление, чем массивная медь, он имеет в два раза меньшее сопротивление в очень маленьких проводах. Это можно объяснить более крупными проволоками из-за уменьшенного барьерного слоя и большего размера зерна, что снижает рассеяние электронов. Он также в 10 раз лучше сопротивляется миграции электронов.

Intel будет использовать свой первоначальный 10-нм техпроцесс для своих микропроцессоров на базе Cannon Lake, которые используются исключительно для мобильных устройств.Затем они будут использовать процесс второго поколения, «10 нм +», для процессоров на базе Ice Lake, которые будут использоваться для основной и серверной платформы.

Samsung [редактировать]

Компания Samsung продемонстрировала свою 128-мегабитную пластину SRAM, полученную по 10-нм техпроцессу FinFET. Samsung, которая, в отличие от Intel, использует LELELE (лито-травление-лито-травление-лито-травление), в мае 2017 года нарастила массовое производство. ChipWorks / TechInsight измерили CPP / MMP, что немного меньше, чем в документе Common Platform Alliance Paper, который был представлен в 2016 году при шаге контактирующего затвора 68 нм, шаге металлического затвора 51 нм, неглубокой изоляции траншеи двойной глубины (STI) и имел один фиктивный затвор.

Samsung 128 Mib SRAM демонстрационная пластина 10 нм
Емкость Kib
Технология 10 нм FinFET
Напряжение питания 1,8 В (вход / выход)
Размер битовой ячейки 0,040 мкм²
макроконфигурации 256×512 Kib
128 Mib
Тестовые характеристики Программируемый предохранитель
Размер матрицы 75.6 мм²

Первоначальным процессом Samsung был 10LPE (10 Low-Power Early), который был заменен усовершенствованным процессом второго поколения 10LPP (10 Low-Power Plus). Samsung намеревается представить усовершенствованный 10-нанометровый процесс третьего поколения под названием 8LPP (8 Low Power Plus), который дополнительно улучшит производительность и представит небольшое увеличение плотности за счет усовершенствования ячеек и более узкого металлического шага. Улучшения 8LPP по сравнению с 10LPP аналогичны их улучшениям 11LPP по сравнению с 14LPP.Стоит отметить, что Samsung намеревается сделать 8LPP своим последним узлом, не относящимся к EUV. Все последующие узлы будут использовать EUV.

TSMC [редактировать]

TSMC сообщила о шаге поликристалла 64 нм с шагом металла 42 нм. TechInsight измерил их на 66 нм и 44 нм соответственно. 10FF — это второй процесс, в котором используется FinFET, и первое в отрасли использование Quad-Patterning. Это позволяет полностью усадить узел, обеспечивая двукратное увеличение логической плотности по сравнению с их 16-нм техпроцессом. Процесс 10FF будет иметь на 15% более высокую производительность при потреблении на 35% меньше энергии.

10 нм микропроцессоры [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Микроархитектуры 10 нм [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Документы [править]

Ссылки [править]

  • Марк Бор, Intel. День технологий и производства Intel. 28 марта 2017 г.
  • Samsung использует LELELE на основании своего пресс-релиза об их 10-нм технологии FinFET от 17 октября 2016 года.
  • Seo, K-I., Et al. «10-нанометровая платформа для приложений с низким энергопотреблением и высокой производительностью, включающая устройства FINFET с многофункциональным стеком затворов на больших объемах и SOI». Технология СБИС (VLSI-Technology): Сборник технических статей, Симпозиум 2014 г. IEEE, 2014.
  • Cho, H-J., Et al. «10-нанометровая технология на основе Si FinFET со стеком затворов с несколькими Vt для приложений с низким энергопотреблением и высокой производительностью». Технология СБИС, Симпозиум IEEE 2016 г. IEEE, 2016.
  • Song, Taejoong, et al.«10 нм FinFET 128 МБ SRAM с системой вспомогательной регулировки для оптимизации мощности, производительности и площади». Журнал IEEE по твердотельным схемам (2016).
  • Клинтон, Майкл и др. «12.3 Маломощная и высокопроизводительная 10-нм архитектура SRAM для мобильных приложений». Конференция по твердотельным схемам (ISSCC), 2017 IEEE International. IEEE, 2017.
  • Фактический размер транзистора

  • Samsung был измерен ChipWorks / TechInsight на основе Qualcomm Snapdragon 835, который производится по 10-нм техпроцессу.
  • TechInsights TSMC Анализ процесса 10 нм

Процесс литографии 10 нм — WikiChip

Процесс литографии 10 нм (10 нм) — это технологический узел производства полупроводников, служащий усадкой по сравнению с процессом 14 нм. Термин «10 нм» — это просто коммерческое название поколения определенного размера и его технологии, в отличие от длины затвора или половинного шага. В настоящее время вводится 10-нм узел, который в 2018/2019 году должен быть заменен на 7-нм.

Обзор [править]

Впервые представленный в период с 2017 по 2019 год, техпроцесс 10 нм характеризуется использованием транзисторов FinFET с шагом ребер 30-40 нм. Эти узлы обычно имеют шаг затвора в диапазоне 50-60 нм и минимальный шаг металла в диапазоне 30-40 нм. Из-за небольших размеров элементов для критических размеров впервые в крупносерийном производстве было применено четырехканальное и тройное нанесение рисунка.

Промышленность [править]

При передовом 10-нанометровом техпроцессе только 3 завода по производству полупроводников обладают такими производственными возможностями: Intel, Samsung и TSMC.

Из-за торговых наименований, геометрия у ведущих производителей сильно различается. Хотя 10-нм техпроцессы TSMC и Samsung немного плотнее, чем 14-нм Intel, по плотности необработанной логики, они намного ближе к 14-нм Intel, чем к 10-нм Intel (например, шаг металла Samsung всего на 1 нанометр короче, чем 14-нм Intel).

Имя процесса
1-е производство
Литография Литография
Погружение
Экспозиция
Вафля Тип
Размер
Транзистор Тип
Напряжение
Ребро Шаг
Ширина
Высота
Длина ворот (L г )
Шаг контактного затвора (CPP)
Минимальный шаг металла (MMP)
битовая ячейка SRAM High-Perf (л. С.)
высокой плотности (HD)
Низкое напряжение (LV)
Битовая ячейка DRAM eDRAM
Intel TSMC Samsung Common Platform Alliance Common Platform Alliance — результат совместной работы IBM, Samsung, GlobalFoundries, STMicroelectronics, UMC Paper
P1274 (ЦП) / P1275 (SoC) 10FF 10LPE

1 st поколения; 10 нм Low Power Early

, 10LPP

2 nd поколение; 10 нм Low Power Plus

, 10LPU

3 rd поколения; 10 нм маломощный Ultimate

2018 июнь 2017 Апрель 2017
193 нм 193 нм 193 нм 193 нм
Есть Есть Есть Да
SAQP SAQP LELELE САДП
Навалом навалом навалом Bulk / SOI
300 мм 300 мм 300 мм 300 мм
FinFET FinFET FinFET FinFET
0.70 В 0,70 В 0,75 В 0,75 В
Значение 14 нм Δ Значение 16 нм Δ Значение 14 нм Δ Значение 14 нм Δ
34 нм 0,81 х 36 нм 0,75 х 42 нм 0,88x
7 нм 0,88x 6 нм
53 нм 1.26x 42 нм 1,35x
20 нм 1.00x;
54 нм 0,77x 66 нм (64 нм * ) 0,73 х 68 нм 0,87 х 64 нм 0,80x
36 нм 0.69x 44 нм (42 нм * ) 0,69 х 48 нм 0,75 х 48 нм 0,75x
0,0441 мкм² 0,62x 0,049 мкм² 0,61 х ​​
0,0312 мкм² 0,62x 0,042 мкм² 0,57 х 0,040 мкм² 0,63 х 0.053 мкм² 0,65x
0,0367 мкм² 0,62x

* — Значение, полученное на конференции IEEE ISSCC / IEDM / VLSI.

Intel [править]

См. Также: История технологических процессов Intel

Анонсированный во время Intel Technology and Manufacturing Day 2017, процесс Intel 10 нм (P1274) — это первый крупносерийный производственный процесс Intel, в котором используется самовыравнивающийся четырехканальный узор (SAQP), производство которого начнется во второй половине 2017 года.Intel подробно описала гипермасштабирование, маркетинговый термин для набора методов, используемых для масштабирования транзистора, SAQP, одиночного фиктивного затвора и контакта через активный затвор (COAG). Первоначальный 10-нм техпроцесс Intel имеет на 60% меньшую мощность и на 25% лучшую производительность, чем их первоначальный 14-нм техпроцесс, но на самом деле он будет иметь более низкую производительность, чем их процесс «14 нм ++». Intel ожидает, что их процесс «10 нм +» превзойдет это.

10-нанометровый техпроцесс Intel примерно в 1,7 раза превышает исходную логическую плотность следующего 10-нанометрового процесса с максимальной плотностью, хотя из-за агрессивных методов разбиения на них у них также есть самый сложный процесс, доступный на сегодняшний день.Процесс может поддерживать несколько пороговых напряжений и имеет 12 металлических соединительных слоев, два нижних из которых изготовлены из кобальта. Это первый раз, когда кобальт используется на узле крупносерийного производства. Из-за постоянно уменьшающейся геометрии провода становятся все меньше с каждым узлом.

При длине волны 10 нм провода становятся настолько маленькими, что барьерный слой занимает большую часть межсоединения, в результате чего остается меньше места для самой меди. По мере уменьшения поперечного сечения провода сопротивление растет экспоненциально.Кобальт призван решить эту проблему, он не диффундирует в окружающий материал, поэтому барьерный слой может быть уменьшен. И хотя он имеет более высокое сопротивление, чем массивная медь, он имеет в два раза меньшее сопротивление в очень маленьких проводах. Это можно объяснить более крупными проволоками из-за уменьшенного барьерного слоя и большего размера зерна, что снижает рассеяние электронов. Он также в 10 раз лучше сопротивляется миграции электронов.

Intel будет использовать свой первоначальный 10-нм техпроцесс для своих микропроцессоров на базе Cannon Lake, которые используются исключительно для мобильных устройств.Затем они будут использовать процесс второго поколения, «10 нм +», для процессоров на базе Ice Lake, которые будут использоваться для основной и серверной платформы.

Samsung [редактировать]

Компания Samsung продемонстрировала свою 128-мегабитную пластину SRAM, полученную по 10-нм техпроцессу FinFET. Samsung, которая, в отличие от Intel, использует LELELE (лито-травление-лито-травление-лито-травление), в мае 2017 года нарастила массовое производство. ChipWorks / TechInsight измерили CPP / MMP, что немного меньше, чем в документе Common Platform Alliance Paper, который был представлен в 2016 году при шаге контактирующего затвора 68 нм, шаге металлического затвора 51 нм, неглубокой изоляции траншеи двойной глубины (STI) и имел один фиктивный затвор.

Samsung 128 Mib SRAM демонстрационная пластина 10 нм
Емкость Kib
Технология 10 нм FinFET
Напряжение питания 1,8 В (вход / выход)
Размер битовой ячейки 0,040 мкм²
макроконфигурации 256×512 Kib
128 Mib
Тестовые характеристики Программируемый предохранитель
Размер матрицы 75.6 мм²

Первоначальным процессом Samsung был 10LPE (10 Low-Power Early), который был заменен усовершенствованным процессом второго поколения 10LPP (10 Low-Power Plus). Samsung намеревается представить усовершенствованный 10-нанометровый процесс третьего поколения под названием 8LPP (8 Low Power Plus), который дополнительно улучшит производительность и представит небольшое увеличение плотности за счет усовершенствования ячеек и более узкого металлического шага. Улучшения 8LPP по сравнению с 10LPP аналогичны их улучшениям 11LPP по сравнению с 14LPP.Стоит отметить, что Samsung намеревается сделать 8LPP своим последним узлом, не относящимся к EUV. Все последующие узлы будут использовать EUV.

TSMC [редактировать]

TSMC сообщила о шаге поликристалла 64 нм с шагом металла 42 нм. TechInsight измерил их на 66 нм и 44 нм соответственно. 10FF — это второй процесс, в котором используется FinFET, и первое в отрасли использование Quad-Patterning. Это позволяет полностью усадить узел, обеспечивая двукратное увеличение логической плотности по сравнению с их 16-нм техпроцессом. Процесс 10FF будет иметь на 15% более высокую производительность при потреблении на 35% меньше энергии.

10 нм микропроцессоры [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Микроархитектуры 10 нм [редактировать]

Этот список неполный; Вы можете помочь, расширив это.

Документы [править]

Ссылки [править]

  • Марк Бор, Intel. День технологий и производства Intel. 28 марта 2017 г.
  • Samsung использует LELELE на основании своего пресс-релиза об их 10-нм технологии FinFET от 17 октября 2016 года.
  • Seo, K-I., Et al. «10-нанометровая платформа для приложений с низким энергопотреблением и высокой производительностью, включающая устройства FINFET с многофункциональным стеком затворов на больших объемах и SOI». Технология СБИС (VLSI-Technology): Сборник технических статей, Симпозиум 2014 г. IEEE, 2014.
  • Cho, H-J., Et al. «10-нанометровая технология на основе Si FinFET со стеком затворов с несколькими Vt для приложений с низким энергопотреблением и высокой производительностью». Технология СБИС, Симпозиум IEEE 2016 г. IEEE, 2016.
  • Song, Taejoong, et al.«10 нм FinFET 128 МБ SRAM с системой вспомогательной регулировки для оптимизации мощности, производительности и площади». Журнал IEEE по твердотельным схемам (2016).
  • Клинтон, Майкл и др. «12.3 Маломощная и высокопроизводительная 10-нм архитектура SRAM для мобильных приложений». Конференция по твердотельным схемам (ISSCC), 2017 IEEE International. IEEE, 2017.
  • Фактический размер транзистора

  • Samsung был измерен ChipWorks / TechInsight на основе Qualcomm Snapdragon 835, который производится по 10-нм техпроцессу.
  • TechInsights TSMC Анализ 10 нм процессов

Узел Intel 10 нм: прошлое, настоящее и будущее

// php echo do_shortcode (‘[responseivevoice_button voice = «Американский английский мужчина» buttontext = «Listen to Post»]’)?>

Когда вы являетесь крупнейшим в мире поставщиком микропроцессоров и одним из крупнейших производителей полупроводников в мире, вы, как правило, ставите амбициозные цели, стремясь сохранить свои позиции и опередить конкурентов. Благодаря 10-нанометровой производственной технологии Intel Corp.поставили настолько амбициозные цели, что пришлось отложить крупносерийное производство с использованием этого производственного процесса, внести изменения в свою дорожную карту и даже пересмотреть некоторые аспекты своей стратегии. Intel делает успехи со своим 10-нм техпроцессом, но с учетом того, что TSMC и Samsung работают на узлах, которые они обозначили 7-нм, 6-нм, 5-нм и меньшими, где именно сегодня находится Intel?

Агрессивные голы

Когда компания разрабатывает новые технологические процессы, она ставит определенные цели в отношении производительности, мощности и площади (PPA).Контрактные производители полупроводников иногда жертвуют одним аспектом в пользу другого из-за их очень итеративного подхода к проектированию и потому, что они должны предлагать новый процесс каждый год или около того, чтобы позволить своим клиентам продвигать свои SoC ежегодно. Некоторые из таких узлов обычно называют «короткими узлами» и, в отличие от «длинных узлов», используются только в течение нескольких лет. В отличие от этого, Intel обычно продвигала свои технологические процессы по всем аспектам PPA примерно каждые два года в соответствии с принципом Tick-Tock (процесс-архитектура).В случае своего 10-нанометрового узла (также известного как Intel 1274) компания стремилась к увеличению плотности транзисторов до 2,7 раз (при использовании библиотеки высокой плотности [HD] 6,2 Тл) наряду с повышением производительности на 25% ( при той же мощности) или почти на 50% снижение энергопотребления (при той же частоте) по сравнению с его 14-нм узлом.


Часть 1 из 2 частей, посвященных быстрому прогрессу Intel в области 10-нм техпроцесса. Часть 2 здесь.

Рекомендовано:

Apple, Huawei используют TSMC, но их 7-нм SoC разные

SMIC переходит с 14 нм на что-то вроде 7 нм

TSMC видит, что 5G стимулирует высокий спрос на 7 нм

TSMC раскрывает «секретный» 4-нм узел


Многие из заявленных Intel 10-нанометровых характеристик аналогичны характеристикам Taiwan Semiconductor Manufacturing Co.(TSMC) первого поколения 7-нм производственного процесса (N7), но изначально Intel планировала начать крупносерийное производство (HVM) своих 10-нм устройств в 2016 году, примерно на два года раньше, чем TSMC N7 HVM, что дало бы Intel сильное преимущество. над своими конкурентами, особенно в области высокопроизводительных вычислений.

Сравнение технологических процессов Intel и TSMC

Intel 14 нм Intel 10 нм TSMC 10 нм TSMC, 7 нм
Шаг ребра 42 нм 34 нм 36 нм 30 нм
Шаг затвора 70 нм , 54 нм — HD 66 нм 57 нм — HD
60 нм — HP
Мин. Шаг металла 52 нм 36 нм 42 нм 40 нм
Высота ячейки 399 нм 272нм — HD ? ?
Пустые ворота двойной одноместный ? ?
Контакт ворот Стандартный COAG Стандартный ?

Intel назвала свое амбициозное увеличение плотности транзисторов «гипермасштабированием», а позже обвинила свои агрессивные цели в более низкой, чем ожидалось, доходности и затратах, превышающих 14-нм.Между тем Intel требовалось более высокое, чем обычно, масштабирование для своего 10-нанометрового процесса не только для поддержания парадигмы закона Мура (несмотря на более длительные циклы), но и для сохранения небольших размеров кристалла и снижения затрат (т. Е. Для получения большего количества единиц продукции за доллар ). С каждым поколением процесса стоимость микросхемы на квадратный миллиметр имеет тенденцию к увеличению, поэтому для таких рынков, как ПК, вы хотите, чтобы микросхемы уменьшались с каждым узлом либо для снижения затрат, либо для их обслуживания.

Источник изображения: Intel

На высоком уровне 10-нм узел Intel — это технологический процесс, в котором используются транзисторы FinFET и 13-слойный стек металлизации.Ключевыми технологиями, предназначенными для включения Hyper Scaling, являются контакт через активный затвор (COAG), использование кобальтовых межсоединений (заливок) для первых двух слоев для снижения сопротивления в этой области на 50% (по сравнению с вольфрамом), а также уменьшение электромиграции в 5 раз. 10-кратное сокращение этих межсоединений, самовыравнивающееся четырехкратное формирование рисунка (SAQP) для формирования ребер и самоустанавливающееся двойное формирование рисунка (SADP) для формирования затвора на переднем конце линии (FEOL), а также SAQP для выбранных металлических слоев на заднем конце линии (BEOL).Другие методы также включают «одиночные пустые ворота», хотя три вышеупомянутых были наиболее разрекламированными.

В наши дни все передовые технологические процессы полагаются на множественный паттерн, поэтому в случае его 10-нм технологии Intel пришлось использовать четырехкратное (4x), пента (5x) или даже шестнадцатеричное (6x) формирование паттернов для некоторых функций. Итак, в самом сложном случае Intel пришлось шесть раз обнажить 10-нм пластину, чтобы «нарисовать» одну особенность. Мульти-узор не только удлиняет производственные циклы, но и способствует увеличению плотности дефектов, что снижает выход продукции и значительно увеличивает затраты (снижение рентабельности и прибыльности).Широкое использование множественного паттерна для получения Hyper Scaling вместо ожидания появления литографии в крайнем ультрафиолетовом диапазоне (EUV) было риском, но EUV никогда не планировалось использовать в прайм-тайм в 2016 году.

Кроме того, ни один производитель полупроводников, за исключением Intel, не использовал SAQP для BEOL своих технологий 7 или 10 нм, и поэтому некоторые наблюдатели винят SAQP в высокой плотности дефектов. Использование кобальта или рутения в нижних слоях узлов размером менее 10 нм выглядит неизбежным по многим причинам, но кобальт был относительно новым материалом для Intel в то время, когда она проводила НИОКР для своего узла 10 нм, поэтому некоторые считают, что кобальт может быть виноват в этом. высокая плотность дефектов.Последние определенно правы. Использование кобальта требует новых инструментов контроля, в которых используются электронные лучи.

Источник изображения: WikiChip

«Усадочная геометрия, в свою очередь, предъявляет повышенные требования к процессу металлизации, и типичные виды отказов, связанные с выходом продукции, включают неполное заполнение зазоров или пустот», — сказал Николас Брейл, директор технических проектов Applied Materials. Презентация IEDM два года назад. «Поскольку пустоты в кобальте обычно меньше ширины линии кобальта, обнаружение пустот размером до 5 нм имеет решающее значение.Для обнаружения пустот размером менее 10 нм требуется размер пятна менее 3 нм ».

Инструменты однолучевого контроля медленны по сравнению с традиционными инструментами оптического контроля (многолучевые инструменты еще не совсем здесь, но они также медленные), но последние не имеют достаточного разрешения для новых и будущих технологических процессов. С этой целью электронно-лучевые инструменты теперь используются только для аттестации и калибровки процесса.

Для Intel нередко идет на риск и внедряет новые технологии, опережая отрасль, но в случае своего 10-нанометрового процесса компания сделала все возможное, предлагая инновации, а это означает риски.

«Люди, с которыми я разговаривал, думают, оглядываясь назад, в целом, это было слишком агрессивно», — сказал Натан Бруквуд, научный сотрудник Insight 64.

Изменения в планах и стратегии

Intel впервые подтвердила проблемы со своей 10-нанометровой технологией в июле 2015 года и обвинила множественный паттерн в высокой плотности дефектов и низкой производительности. Тогда компания пообещала начать массовые поставки своих первых 10-нанометровых продуктов под кодовым названием Cannon Lake во второй половине 2017 года, примерно на год позже запланированного.В начале 2018 года Intel заявила, что начала поставки процессоров Cannon Lake для выручки и в этом году планирует наращивать производство, но в апреле 2018 года компания признала, что из-за низкой урожайности ей придется перенести массовое производство процессоров с 10-нм техпроцессом на 2019 год. Позже выяснилось, что 10-нанометровый процесс производства Intel 2-го поколения -го поколения (не путать с 10-нанометровым +), который был запущен в производство в 2019 году, имеет ряд значительных улучшений по сравнению с первоначальной 10-нанометровой производственной технологией.

Очевидно, что Intel знала больше о проблемах со своим 10-нм техпроцессом задолго до того, как объявила о каких-либо публичных заявлениях в 2015 году. Понимая риски, компании необходимо было убедиться, что она сможет производить процессоры, отвечающие требованиям по стоимости, производительности и времени выхода на рынок. в последующие годы даже без использования передового узла. С этой целью в начале 2016 года чип-гигант объявил о своем новом принципе внедрения новых технологических процессов и микроархитектур. Вместо модели Tick-Tock, которая работала в Intel около 10 лет, компания перешла на новую модель «Оптимизация архитектуры процесса» (PAO), которая предусматривала более длительное использование микроархитектур, а также итерационные улучшения технологических процессов и дизайна продукта. .

«Модель Tick-Tock была в основном стратегией снижения рисков», — сказал Бруквуд. «Используйте известную микроархитектуру для отладки нового процесса и создайте новую микроархитектуру на основе проверенного процесса. Результатом стал улучшенный продукт с предсказуемой годовой частотой вращения «.

«Я думаю, что Tick-Tock вырос из желания получить дополнительное преимущество репутации с точки зрения маркетинга», — сказал бывший сотрудник Intel. «Когда руководство посмотрело на это, казалось, что ритм происходит в обычном темпе.Поэтому некоторые люди считали, что в этом нет оснований сомневаться, и с этой целью продолжали. Они забыли, насколько невероятно трудными были задачи ».

Новый принцип PAO был призван обеспечить три вышеупомянутых вещи: своевременное внедрение конкурентоспособных продуктов Intel и финансовую жизнеспособность этих продуктов. Начиная с 2016 года, Intel итеративно совершенствует свои технологические процессы (что Intel называет внутриузловыми улучшениями), и ей не нужно было ждать, пока новый крупный узел запустит новый процессор.Но то, что на первый взгляд кажется правдоподобным, в конечном итоге может выглядеть не так хорошо, особенно если конкуренция будет агрессивной.

«Tick-Tock хорошо работал более десяти лет», — сказал Бруквуд. «Он немного сломался на 14 нм, что было примерно на год позже, а затем полностью рухнул на 10 нм. Между тем, TSMC удалось сохранить двухлетнюю каденцию. Более скромные улучшения, но более предсказуемые. Кто бы мог подумать, что AMD может перевести всю свою линейку на 7-нанометровую технологию TSMC, в то время как Intel по-прежнему в основном использует 14-нанометровую технологию? »

Первым оптимизированным процессом класса 14 нм Intel была технология изготовления 14 нм +, которая позволила компании увеличить частоту своих процессоров под кодовым названием Kaby Lake на 15% по сравнению с процессорами Skylake без увеличения их энергопотребления.Еще более продвинутая версия технологии — 14 нм ++ — имеет смягченный шаг затвора в 84 нм (по сравнению с 70 нм в случае исходных 14 нм), а также на ~ 24% более высокий ток привода для снижения мощности примерно на 50%. Технология Intel 14nm ++ используется для создания процессоров под кодовым названием Coffee Lake и Comet Lake для игровых настольных компьютеров премиум-класса, а также ноутбуков более высокого уровня. В будущем Intel будет продолжать итеративно совершенствовать свои производственные технологии, поэтому мы увидим 10 нм + и 10 нм ++, а также 7 нм, 7 нм + и 7 нм ++.

Источник изображения: Intel

Между тем генеральный директор Intel надеется, что компания вернется к 2–2,5-летнему циклу работы с основными узлами, но только время покажет, как это сработает для Intel.

«Наша цель состоит в том, чтобы ежегодно улучшать процессы для поддержки нашей дорожной карты», — сказал представитель Intel. «Мы достигаем этого за счет комбинации масштабирования узлов и улучшений внутри узла, чтобы обеспечить правильную комбинацию улучшений производительности, мощности и площади».

Итерационный подход к разработке производственных процессов — не единственное серьезное изменение, которое пришлось внести Intel.В свое время компания согласовывала дизайн своих продуктов и производственные технологии, поэтому конкретный дизайн должен был быть создан с использованием определенного производственного процесса. К настоящему времени Intel отделила свои продукты от разработки узлов и заявляет, что может производить свои будущие процессоры или графические процессоры, используя наиболее жизнеспособные технологии, которые у нее есть. Такой подход чем-то напоминает взаимодействие между разработчиком чипа без фабл и его партнером-литейщиком, но, конечно, на более интимном уровне. Чтобы у инженеров Intel было все необходимое для переноса их проектов на конкретный узел, в прошлом году Intel наняла Гэри Паттона, бывшего технического директора GlobalFoundries и бывшего руководителя подразделения IBM Microelectronics.Паттон будет контролировать разработку комплектов для проектирования процессов (PDK), IP и инструментов.

Intel: 10-нм не лучший наш узел

Intel сохранит итеративный подход к развитию своих технологических процессов и в будущем. Производитель микросхем планирует представить две улучшенные версии своего 10-нм узла — 10 нм +, 10 нм ++ — в 2020 и 2021 годах соответственно. На основе слайда, продемонстрированного Марком Бором (бывшим старшим научным сотрудником Intel и директором по архитектуре и интеграции процессов) в 2017 году, технология Intel 10 нм + обещает повысить производительность транзисторов по сравнению с 10 нм +, но ее частотный потенциал все еще ниже, чем у 14 нм ++, что делает эту технологию популярной. Чуть менее привлекательно для настольных процессоров (особенно для геймеров).Принимая во внимание, что Intel столкнулась с серьезными проблемами с плотностью дефектов в своей 10-нм технологии, вполне вероятно, что это была одна из основных задач, которую она решила с помощью своей 10-нм технологии.

В ближайшие кварталы Intel планирует начать использовать свою технологию 10 нм ++, которая обещает значительно повысить производительность транзисторов, и, вероятно, именно тогда Intel сможет использовать ее для приложений, которые выигрывают при высоких тактовых частотах. Между тем, Intel признает, что есть фундаментальные причины, по которым ее 10-нанометровое семейство узлов не будет таким прибыльным, как 22-нанометровые и 14-нанометровые узлы.Ранее в этом году финансовый директор Intel Джордж Дэвис заявил следующее:

«Это просто не будет лучшим узлом, который когда-либо имел Intel», — сказал он. «Он будет менее производительным, чем 14-нм, менее производительным, чем 22-нм, но мы очень рады улучшениям, которые мы наблюдаем. Мы рассчитываем начать 7-нм период с гораздо лучшим профилем производительности по сравнению с концом 2021 года ».

В будущем Intel предложит технологии производства 7 нм, 7 нм + и 7 нм ++, которые будут основываться на литографии в крайнем ультрафиолете (EUVL), что поможет Intel решить множество проблем, связанных с множеством шаблонов.Итеративная разработка имеет ряд преимуществ, хотя требует дополнительных ресурсов, что, вероятно, означает несколько более высокие затраты на НИОКР. Тем не менее, поскольку в целом разработка производственных процессов становится все более дорогостоящей, трудно оценить, насколько высоки эти дополнительные затраты на НИОКР. Между тем финансовый директор Intel предупредил, что совпадение различных технологических процессов (НИОКР, затраты на оборудование, начальные затраты и т. Д.) Повлияет на валовую прибыль:

«Дело в том, как я уже сказал, это не будет таким сильным узлом, как люди ожидали бы от 14 нм или того, что они увидят в 7 нм.Мы живем в то время, когда для восстановления лидерства в процессе нам пришлось ускорить перекрытие между 10 и 7 нм, а затем 7 и 5 нм. Итак, затраты, которые вы наблюдаете, особенно начиная с 2021 года, у вас есть пересечение производительности 10 нм, инвестиций в 7 нм, и мы также хорошо начинаем инвестиции в 5 нм, все эти элементы просто объединяются, чтобы повлиять на валовая прибыль ».

Описание Intel своей 10-нм техпроцесса как чего-то, что не будет работать так хорошо с финансовой точки зрения, как его 14-нм узел, сделанное до сих пор после семи лет работы в сети, но оставляя многочисленные проекты 10 нм + и 10 нм ++ в дорожной карте, может иметь некоторые интересные последствия.

«Наилучшая рентабельность достигается на технологических узлах, которым исполнилось год или два, потому что производительность обычно намного выше, а стоимость инструментов на фабрике снижена», — сказал человек, знакомый с производством полупроводников.

10-нанометровый узел Intel будет находиться в HVM примерно пару лет во второй половине 2021 года, когда производство Intel на 7-нанометровом рынке начнет расти. Конечно, изношенное оборудование, используемое для 10-нм, будет повторно использоваться для 7-нм, но это означает, что финансовый успех последнего в некоторой степени будет зависеть от его плеч.

Продолжение: Часть 2

Почему Intel может отказаться от определения своих чипов как 10-нм, 14-нм и более

Поставщики микросхем, включая AMD и Intel, в течение многих лет определяли микросхему по нанометровому измерению, например, 14 нм или 10 нм, что также описывает процесс производства микросхемы. Такие обозначения «нм» были почти так же важны, как тактовая частота, мощность или любые другие различные показатели микросхемы. Однако Intel, возможно, готовится полностью переоценить это значение.

Что означает «нанометр» в производстве полупроводников? «Нанометры» относятся к размеру отдельных транзисторов внутри микросхемы. Чем меньше размер транзистора, тем плотнее микросхема. Транзисторы меньшего размера также подразумевают, что микросхемы могут работать на более высоких скоростях, при меньшей мощности или в некоторой их комбинации. Производители микросхем используют такие термины, как «10нм» и 7нм »для описания технологии производственного процесса, используемой для изготовления этих транзисторов, и эта терминология стала широко использоваться для обозначения того, что является передовым, а что нет.

Однако со временем условия стали несколько размытыми. Инсайдеры уже понимают, что «определение» процесса производства микросхем на самом деле зависит от многих переменных, включая плотность транзисторов. Intel ранее заявляла, например, что ее первоначальный 14-нм техпроцесс имел плотность транзисторов 37,5 мегатранзисторов (MTr) на квадратный миллиметр, и что эта цифра увеличилась до 100,8 MTr на квадратный миллиметр с 10-нм техпроцессом. Многие считают, что 10-нм техпроцесс Intel не уступает собственному 7-нм техпроцессу TSMC, но более глубокие детали уже могут сбивать с толку.

Intel, конечно же, страдала от производственных проблем в течение последних нескольких лет и застряла на 14-нм производственном узле даже из-за своего последнего настольного процессора, Rocket Lake S. t помогают его микросхемам выглядеть продвинутыми с точки зрения маркетинга.

Вот почему, согласно источникам, близким к Intel, а также The Oregonian , Intel явно пытается изменить или полностью исключить производственную терминологию из разговора.

И Intel, и AMD также начали использовать элементы дизайна, которые еще больше усложняют технологический процесс. Например, технология Intel «Superfin» технически представляет собой «10-нанометровый» процесс, но предлагаемые ею настройки и улучшения помогают поставить Intel почти на равных с 7-нанометровым процессором AMD Ryzen 5000 в нашем обзоре. Технология Intel Foveros и связанная с ней технология чиплетов AMD помещают совершенно разные кремни в один и тот же корпус, который рассматривается как единый монолитный продукт.

По-прежнему существуют измеримые, конкретные различия между AMD Ryzen и Intel Core, Samsung Exynos и Qualcomm Snapdragon на инженерном уровне, и эти различия достаточно существенны, чтобы вызвать споры среди инженеров-электриков и заядлых энтузиастов.

Давние фанаты чипов могут также вспомнить период конца 1990-х годов, когда AMD, Cyrix, SGS-Thomson и другие разработали концепцию «рейтингов производительности», утверждая, что, хотя их чипы на самом деле работали на более низких тактовых частотах, они были столь же быстрыми. как чипы 386 и 486, которые Intel продавала в то время.Несколько иронично видеть, как Intel намекает, что может придерживаться той же стратегии.

Однако, похоже, что Intel говорит, что производство теперь является маркетингом. Возможно, в какой-то степени это так. Но что не изменилось, так это такие показатели, как мощность, цена и то, насколько хорошо данный процессор работает с различными приложениями. Они останутся неизменными, и именно они должны определять, какой процессор покупать.

Исправление: в предыдущей версии этой истории улучшения Intel SuperFin неверно упоминались как часть его 14-нм техпроцесса; на самом деле это часть 10-нанометрового технологического узла Intel.

Что такое нм в процессоре?

Когда вы пойдете на рынок, чтобы купить ноутбук или мобильный телефон, продавцы объяснят вам различные функции, присутствующие в этих электронных устройствах. В процессе объяснения вы, возможно, слышали, что у него размер процессора 7 нм, размер процессора 10 нм. Это очень хороший процессор, он потребляет меньше энергии, батарея работает дольше, процессор работает быстрее того и другого. Затем, в вашем воображении, есть некоторые вещи, например, Uff , что такое хак «nm» .Эта статья поможет вам понять этот нм в процессоре.

Что такое нм в процессоре?

нм означает нанометр. нм — это единица измерения длины в метрической системе, такой же как метры, сантиметры, с и т. д. Она используется для выражения размеров в атомной шкале. С технической точки зрения он упоминается как «технологический узел » и «технологический узел ». Если вы не можете сравнить или получить значение, вам станет ясно следующее сравнение показателей.

1 км = 1000 м
1 м = 100 см
1 см = 10000000 нм = 1e + 7 нм

Итак,
1 нм = 0,00000001 см = одна миллиардная часть метра.

Следовательно, 1 нм — это очень мало, и мы не можем измерить его в повседневной жизни. Он используется в компании, которая использует нанометровую технологию для измерения более мелких элементов, например, для измерения расстояния между соседними транзисторами в конструкции процессора, размера транзисторов, используемых в наших телефонах, ноутбуках, планшетах и ​​т. Д.

Многие компании-производители чипсетов, такие как TSMC, Samsung, Intel и др.использует нанометр как единицы измерения в производственных процессах. Он сообщает, как упакованные транзисторы присутствуют внутри процессора.

Количество транзисторов, используемых в электронных устройствах, различается в зависимости от их использования.

Почему маленькие нм в процессоре лучше?

ЦП состоит из миллиардов транзисторов и компактен в одном кристалле. Чем меньше расстояние между транзисторами (в нм) в процессоре, тем большее количество транзисторов может занимать на заданном расстоянии.Таким образом, расстояние, на которое электроны совершают полезную работу, сокращается. Это в конечном итоге приводит к более высокой вычислительной мощности, меньшему потреблению энергии и меньшему тепловыделению, меньшему тепловыделению вокруг платы, меньшему размеру кристалла, что в конечном итоге снижает затраты и увеличивает плотность транзистора при том же размере, что означает больше ядер. за чип. В настоящее время Intel использует технологию 10 нм или 14 нм , а TSMC использует технологию 7 нм. Это литография процессора.

Вообще говоря, у TSMC 7 нм процессор более компактный нет. транзистора в заданном пространстве, поэтому они рассеивают меньше тепла, потребляют меньше энергии, более высокую вычислительную мощность, чем 14-нм процессоры TSMC. Это только один из факторов для определения лучших телефонов и ноутбуков. Существуют также другие факторы, такие как объем ОЗУ, графического блока, жесткого диска и т.д. сток транзистора будет меньше в процессоре с нижним
нм, а расстояние между транзисторами уменьшается, поэтому электричество или, можно сказать, электрон должен пройти меньшее расстояние для выполнения задачи.

2 Транзисторы с меньшей мощностью: В ЦП с более низким уровнем нм транзисторы могут переключать состояние (включение / выключение) с меньшим энергопотреблением. Процесс с более низким нм будет более электрически эффективным. В более низком процессоре

3 Более высокая плотность транзисторов : Имея меньшие размеры транзисторов и расстояния между транзисторами, вы можете разместить больше транзисторов в данной области. Возьмем двухпроцессорный процессор с таким же размером кристалла и предположим, что один использует производственный процесс меньшей стоимости, чем другой, чем тот, у которого меньший производственный процесс, поместит в него больше транзисторов.

4 Меньше тепловыделения

Итак, чем меньше значение в нанометрах, тем лучше процессор.

Закон о размере процессора | Закон Мура

Закон Мура — это просто наблюдение или предсказуемый анализ, сделанный Гордоном Муром в 1965 году, согласно которому количество транзисторов, используемых в кремниевом кристалле, удваивается каждые два года. Таким образом, мы можем ожидать, что возможности и скорость наших электронных устройств будут расти каждые пару лет.

Согласно другому закону Мура, развитие микропроцессора идет экспоненциально.Это похоже на то, как показано ниже. Источник: wikipedia

Сегодня смартфоны, ноутбуки, игровые консоли или любые электронные устройства были бы невозможны, если бы этого не произошло.

Теперь поговорим о 14-нм, 10-нм, 7-нм и других нм технологиях.

Эти нанометры являются значениями в нанометрах, и имейте в виду, что не существует универсального стандарта для расчета нанометрового значения. Другой производитель процессора рассчитывает его по-разному. Итак, 10-нм TSMC не эквивалентен 10-нм Intel и 10-нм Samsung.

Поскольку они различаются от компании к компании, в наши дни нм в процессорах просто становятся маркетинговым номером.

Итак, обратите внимание, что мы сравниваем эти нм-технологии на основе одной компании-производителя процессоров, скажем: Intel

Размер процессора 14 нм
  • Intel использует 14-нм процессор в августе 2014 года.
  • 14-нм процессор быстрее, чем процессор Intel 22 нм.
  • 14-нм процессор более энергоэффективен, чем 22-нм процессор Intel.
  • 14-нм процессор выделяет меньше тепла, чем 22-нм процессор Intel.
  • 14-нм процессор имеет более высокую плотность, чем 22-нм процессор Intel.
  • Расчетная плотность транзисторов 14-нм процесса Intel составляет 44,67 MTr / мм², тогда как 22-нм процессор раньше имел 16,5 MTr / мм².
  • 14-нм процессор Intel популярен на рынке и доступен в процессорах Intel 5-9 поколений для мобильных и настольных ПК.
Размер процессора 10 нм
  • Intel использует 10-нм процессор в 2018 году.
  • 10-нм процессор быстрее, чем 14-нм процессор.
  • 10-нм процессор Intel более энергоэффективен, чем 14-нм процессор Intel.
  • Процессор Intel 10 нм имеет более высокую плотность, чем процессор Intel 14 нм.
  • Плотность 10-нанометрового процессора Intel составляет около 100 MTr / мм² (Cannon Lake)
  • 10-нанометровый процессор Intel не так уж много в массовом производстве.
  • 10-нм процессор Intel используется в Core i3-8121U, Ice Lake Mobile Chips
  • Intel, Samsung и TSMC — ведущие компании, производящие 10-нм процессоры.
Размер процессора 7 нм

В настоящее время Intel не имеет процессора размером 7 нм. Говорят, что к 2023 году появится 7-нм процессор Intel.

  • Массовое производство 7-нм процессоров начинается в 2018 году на литейных заводах TSMC.
  • 7-нм процессор AMD более энергоэффективен и имеет более высокую плотность, чем 10-нм процессор AMD.
  • Процессор AMD 7 нм используется в процессорах AMD Ryzen 7 3800X, AMD Ryzen 7 4700G, AMD Ryzen 7 PRO 5750G, AMD Ryzen 7 5750G
    AMD Ryzen 7 5800G (во втором квартале 2021 года).
  • Двумя основными брендами, производящими 7-нм процессоры в настоящее время, являются TSMC и Samsung.
Размер процессора 5 нм

Литографический процесс 5 нанометров (5 нм) представляет собой полупроводниковый процесс для изготовления узлов после технологического узла 7 нм. Его производственный процесс начинается примерно в 2020 году. Нет процессора Intel с 5-нм техпроцессом. Первый 5-нанометровый техпроцесс включает в себя FinFET-транзисторы с нанометровым шагом ребер с шагом ребра 20 нм и плотностью металла с шагом 30 нм.

  • Intel планирует разработать 5-нм процессор.
  • TSMC и Samsung разрабатывают 5-нм техпроцесс в 2020 году.
  • Все они используют литографический процесс EUV (экстремальная ультрафиолетовая литография).
  • TSMC, Intel, Samsung 7-нанометровая технологическая пластина Тип: оптом
  • TSMC, Intel, Samsung 7-нанометровая технологическая пластина Размер: 300 нм
3-нм размер процессора

Литографический процесс 3 нанометра (3 нм) является полупроводниковым процессом для производство узлов после 5 нм техпроцесса.

Оставьте комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *